<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

先進高性能計算芯片中的扇出式封裝

jf_78858299 ? 來源:長電科技 ? 作者:長電科技 ? 2023-05-19 09:39 ? 次閱讀

Chip First工藝

自從Fan-Out封裝問世以來,經過多年的技術發展,扇出式封裝已經形成了多種封裝流程、封裝結構以適應不同產品需要,根據工藝流程,可以分為先貼芯片后加工RDL的Chip First工藝先制作RDL后貼裝芯片的Chip Last工藝兩大類,其中, 結構相對簡單的是采用Chip First工藝的eWLB ,該結構如圖1所示:

圖片

圖1 eWLB結構

其工藝流程如下:

1

將切割好的芯片Pad面向下粘貼在帶臨時鍵合膠的載片上;

2

從芯片背面對載片進行灌膠塑封;

3

移除臨時載片形成塑封后的二次晶圓(扇出式晶圓);

4

去除Pad上的殘留膠并在Pad面形成RDL層;

5

在RDL層上植球并切割成單個成品。

此技術的優勢是 制程相對簡單,成本優勢明顯 。但由于移除載片后,扇出晶圓的翹曲難以控制,對RDL線路的生長技術提出了挑戰,難以制作高密度的RDL,因此該技術主要應用于布線密度較低的中低端的產品。

真正讓Chip First扇出式封裝成為行業熱點的原因無疑是因為臺積電(TSMC)在2016年在I-phone7中使用了InFO^TM^結構,該結構如圖2所示。

圖片

圖2 臺積電InFO產品結構

其工藝流程如下:

1

在晶圓Pad上制作一層預制銅柱;

2

將切割好的芯片Pad面向上粘貼在帶臨時鍵合膠的載片上;

3

對載片進行灌膠塑封;

4

對塑封好的扇出晶圓進行研磨,露出預制銅柱的頂部;

5

在預制銅柱的頂部進一步制作RDL及植球移除載片;

6

將完成植球的扇出式晶圓切割成單個成品。

該技術由于布線工藝在載片上完成,沒有翹曲等因素的影響,因而能夠實現高密度布線,同時整體封裝厚度也能控制的很低,多應用在高端手機處理器等高價值芯片上。缺點是工藝控制要求高,而且RDL良率直接會影響到芯片成品率,因此最終成品價格較高。

以上方式都是先貼芯片后制作RDL的工藝,所以稱為Chip-First工藝,如果先制作RDL,然后在RDL上貼裝芯片,便稱為Chip-Last工藝。此工藝需要在RDL上倒裝植球后的芯片,通常適用于空間要求略高的FcBGA產品,但由于只在檢驗合格的RDL上貼裝芯片,可避免RDL工程良率給芯片帶來的損失,因此對于價格昂貴的高端芯片而言,有較明顯的價格優勢。

長電科技Chip Last工藝

長電科技2021年7月正式推出了一款使用Chip-Last封裝工藝的高密度扇出式封裝 — XDFOI ^TM^ -FcBGA-H,該產品的結構如下:

圖片

圖3 JCET XDFOI ^TM^ -FcBGA-H封裝結構

其工藝流程如下:

1

在帶臨時鍵合膠的載片上制作RDL線路層;

2

倒裝焊接上已植球切割好的芯片;

3

芯片底部焊接區域進行底部填充,再對整張貼好芯片的基板進行整體塑封;

4

移除載片并在圓片底部形成Bump;

5

對此整個扇出式原片進行研磨與切割后形成XDFOI^TM^ Fan-Out Unit顆粒;

6

將Fan-Out Unit倒裝封裝在基板上并進行底部填充;

7

貼裝散熱蓋及植球,最終形成XDFOI ^TM^ -FcBGA-H封裝。

此技術的優點在于:避免了RDL良率造成的芯片損失,具有更高的成本競爭力,且直接在載片上布線RDL,簡化了工藝。另外RDL的布線間距也可以達到2um水準,大大提高布線密度,能滿足高性能產品封裝需求。

Fan-Out封裝發展趨勢

隨著Chip-Let技術會越來越得到半導體業界的重視,封裝技術的發展已經成為了半導體行業發展的重要支點,而先進高密度Fan-Out封裝也必然是發展中的熱點。

根據目前的發展趨勢看,Fan-Out封裝主要有以下幾個發展趨勢:

01|高密度布線

根據行業發展預測,下一代Fan-Out技術RDL的布線間距將達到1um以下,這將對RDL布線技術的發展提出進一步挑戰。

02|產品大型化

由于突破了單個硅芯片限制, 多Die合封的封裝單元尺寸很容易突破原有單顆硅芯片常規上限(通常為830mm ^2^ )的限制,各大OSAT的合封單元目標都在1500mm^2^以上,有的面積甚至將達到2500mm ^2^ ,這對封裝工藝以及封裝材料開發提出了巨大的挑戰。

03|封裝結構復雜化

在Chip-Let技術發展路線圖中,芯片互聯種類越來越復雜,不僅有RDL互聯,還有硅基板Interposer互聯,橋接芯片互聯等封裝方式都在快速發展中。封裝模式的多元化對制程能力開發也提出了更高的要求。

臺積電、Intel、Samsung等國際頂尖半導體公司都已成功進軍先進封裝市場。各大先進半導體公司都確立發展高密度扇出式封裝為技術戰略方向。值此變革之時,長電科技緊跟時代潮流,在先進封裝上積極投入,率先在國內開發出了自己的先進高密度Fan-Out封裝。長電科技不但要在國內企業中保持技術領先優勢,還要進一步開拓進取,繼續在先進封裝上加大研發力度,力爭在后摩爾時代的半導體技術開發的國際競爭中占得先機。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    447

    文章

    48292

    瀏覽量

    411498
  • 封裝
    +關注

    關注

    124

    文章

    7377

    瀏覽量

    141328
  • Chip
    +關注

    關注

    1

    文章

    57

    瀏覽量

    26321
收藏 人收藏

    評論

    相關推薦

    扇出封裝晶圓級封裝可靠性問題與思考

    (Die)的下方, I/ O 接口的數量受限于芯片尺寸的大小, 隨著芯片技術的發展, I/ O接口的數量已經成為制約芯片性能發展的短板之一,而扇出
    的頭像 發表于 04-07 08:41 ?980次閱讀
    <b class='flag-5'>扇出</b>型<b class='flag-5'>封裝</b>晶圓級<b class='flag-5'>封裝</b>可靠性問題與思考

    科普一下扇出型晶圓級封裝(FOWLP)

    近幾年中,芯片特征尺寸已接近物理極限,而先進封裝技術成為延續摩爾定律的重要途徑。一系列新型封裝技術出現在人們視野之中。而其中扇出型晶圓級
    的頭像 發表于 07-10 15:06 ?1.3w次閱讀

    扇出型圓片級封裝工藝流程與技術

    進人芯片的線路更短,也具有更好的電性能。圓片級封裝可以通過采用比傳統封裝更細的線路實現高密度的封裝再布線,因此能夠在實現
    發表于 05-08 10:33 ?1484次閱讀
    <b class='flag-5'>扇出</b>型圓片級<b class='flag-5'>封裝</b>工藝流程與技術

    一文詳解扇出型晶圓級封裝技術

    扇出型晶圓級封裝技術采取在芯片尺寸以外的區域做I/O接點的布線設計,提高I/O接點數量。采用RDL工藝讓芯片可以使用的布線區域增加,充分利用到芯片
    發表于 09-25 09:38 ?972次閱讀
    一文詳解<b class='flag-5'>扇出</b>型晶圓級<b class='flag-5'>封裝</b>技術

    解析扇入型封裝扇出封裝的區別

    ),通過RDL替代了傳統封裝下基板傳輸信號的作用,使得扇出封裝可以不需要基板而且芯片成品的高度會更低,所以扇出
    的頭像 發表于 11-27 16:02 ?6063次閱讀
    解析扇入型<b class='flag-5'>封裝</b>和<b class='flag-5'>扇出</b>型<b class='flag-5'>封裝</b>的區別

    推動AI高性能計算先進封裝解決方案

    在半導體前段制程微縮日趨減緩后,異質整合先進封裝技術已然成為另一個實現功能整合與元件尺寸微縮的重要技術發展潮流。伴隨著人工智能物聯網 (AI-centric IoT)、5G通信、高性能計算
    的頭像 發表于 12-19 15:22 ?604次閱讀
    推動AI<b class='flag-5'>高性能</b><b class='flag-5'>計算</b>的<b class='flag-5'>先進</b><b class='flag-5'>封裝</b>解決方案

    簡單介紹IC的高性能封裝

    ,最后能直接生成照相底圖交給基底分包商?! ∥覀兯鶎ふ业脑O計自動化工具要能清楚地根據先進封裝要求對基底互連進行設計分析,而且還要使封裝支持更多的裸片功能,如高性能
    發表于 01-28 17:34

    怎樣衡量一個芯片封裝技術是否先進?

    。如比較小的阻抗值、較強的抗干擾能力、較小的信號失真等等。芯片封裝技術經歷了好幾代的變遷,從DIP、QFP、PGA、BGA到CSP再到MCM。技術指標和電器性能一代比一代先進。
    發表于 10-28 10:51

    ADCLK846/PCBZ,ADCLK954高性能時鐘扇出緩沖器評估板

    ADCLK846 / PCBZ,ADCLK846評估板是一款高性能時鐘扇出緩沖器。評估板采用高品質Rogers介電材料制造。傳輸線路徑盡可能差分地保持接近100歐姆
    發表于 02-21 09:54

    基于ZU3EG的低功耗高性能嵌入AI高性能計算模組

    基于ZU3EG的低功耗高性能嵌入AI高性能計算模組 ![在這里插入圖片描述](?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVp
    發表于 12-14 08:38

    GD32E5高性能微控制器

    、電機變頻、測量儀器、混合信號處理、高端消費類應用等多種功能集成和工作負載需求。微控制器又稱微處理器、MCU或單片機,通過將CPU、存儲器等核心器件集成在一芯片上形成芯片計算機,為不同的應用場合做不同組合的控制。早期微控制器是
    發表于 12-16 08:13

    扇出型晶圓級封裝能否延續摩爾定律

     摩爾定律在晶圓工藝制程方面已是強弩之末,此時先進封裝技術拿起了接力棒。扇出型晶圓級封裝(FOWLP)等先進技術可以提高器件密度、提升
    發表于 11-12 16:55 ?793次閱讀

    日月光扇出封裝結構有效提升計算性能

    日月光的扇出封裝結構專利,通過偽凸塊增加了第一電子元件和線路層之間的連接強度,減少了封裝件的變形,并且減小了填充層破裂的風險,有效提高扇出封裝
    發表于 11-23 14:48 ?400次閱讀

    扇出型晶圓級封裝技術的優勢分析

    扇出型晶圓級封裝技術的優勢在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強的芯片封裝結構,讓系統級封裝(System in a
    發表于 10-25 15:16 ?476次閱讀
    <b class='flag-5'>扇出</b>型晶圓級<b class='flag-5'>封裝</b>技術的優勢分析

    RDL線寬線距將破亞微米賦能扇出封裝高效能低成本集成

    RDL 技術是先進封裝異質集成的基礎,廣泛應用扇出封裝、扇出基板上芯片、
    的頭像 發表于 03-01 13:59 ?1179次閱讀
    RDL線寬線距將破亞微米賦能<b class='flag-5'>扇出</b><b class='flag-5'>封裝</b>高效能低成本集成
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>