集成電路制造工藝有哪幾種？

一、集成電路制造工藝與產品

早期的硅基集成電路工藝以 雙極型工藝為主 ，不久之后，則以更易大規模集成的 平面金屬氧化物半導體（MOS）工藝為主流 。MOSFET由于具有高輸入阻抗、較低的靜態功耗等優異性能，以及極高的可集成度而成為現代集成電路工藝的主流。為了使 MOSFET 獲得更快的速度，人們開發出 CMOS集成電路雙極—互補金屬氧化物半導體（BiCMOS）集成電路 ，其融合了雙極型集成電路和CMOS集成電路兩者的優點。

主流的CMOS工藝不斷地縮小尺寸，從幾微米到0.18um工藝節點再到10nm工藝節點，器件的性能也不斷提高。然而持續縮小的MOS器件，其電學性能因受到短溝道效應(SCE)的影響而變得愈加難以控制,導致器件的亞閾值特性變差、泄漏電流變大等一系列問題。

為了有效地抑制短溝道效應的影響，必須開發柵控能力更強的新型器件結構，提出了 鰭式場效應晶體管(FinFET)和絕緣體上硅(SOI）兩項集成電路技術 ，相繼發展出的多柵結構可進一步提高器件的柵控能力。

目前鰭式場效應晶體管工藝已成為28nm 以下技術節點的主要技術，并廣泛地應用于CPU、微處理器、存儲器、SoC等集成電路產品;此外，鰭式場效應晶體管正在更進一步地向7nm及 5nm工藝節點邁進。

在高頻器件領域，化合物半導體材料（如砷化鎵、磷化銦）被看作第二代半導體材料。依靠其較寬的禁帶及較高的載流子遷移率等優異特性，第二代半導體材料已被用于制備高性能的高頻率器件。這些器件在高速電路以及通信等方面獲得了廣泛應用。

20世紀90年代，隨著材料制造技術的不斷成熟，人們開始研究第三代半導體材料，如氮化鎵(GaN)和碳化硅（SiC)等禁帶寬度超過3eV以上的寬帶隙材料。第三代半導體材料具有較強的原子鍵、較高的熱導率和較高的臨界擊穿電場強度，故非常適合制備耐高電壓的大功率器件。

與此同時，以碳納米管和石墨烯等新型二維材料作為溝道材料的新型集成電路技術不斷發展，顯示出優異的性能和競爭力，有希望成為下一代集成電路的主流技術。

目前， 以CMOS等為主的工藝技術不斷成熟，并擴展到GaAs、SiC等產品的集成上 ，未來將會擴展到以碳納米管和以石墨烯（Graphene)、黑磷（BlackPhosphorus)、硫系二維材料為基礎材料的新型集成電路制造中，為微電子技術朝向更小器件尺寸以及更優異器件性能的發展找到可行的途徑。

隨著技術的不斷成熟，集成電路制造技術也已向其他研究領域擴展滲透，MEMS/NEMS技術應運而生。采用三維集成電路工藝技術再結合微傳感器、微執行器、微機械結構、微電源，以及信號處理和控制電路等于一體，可以制備出各種微型器件和系統，能夠整合各個領域的技術及應用市場。

二、雙極型集成電路，

雙極型集成電路（也稱雙極結型集成電路）是指以雙極晶體管（BJT）為基本結構組成的集成電路 ，主要應用于多媒體終端、功率放大器、射頻通信和工業控制等領域。貝爾實驗室發明的第一個雙極晶體管為點接觸晶體三極管。隨著對材料的深人研究和工藝的改進，人們相繼研制出合金結型晶體管、表面勢壘晶體管、緩變基區晶體管、擴散型晶體管、薄膜晶體管等。

npn型雙極晶體管的基本結構和工作電流示意圖如下圖所示，其由兩個pn結構成，電子和空穴同時參與導電，屬于少子型器件。 它具有 pnp型和 npn型兩種基本結構 。

npn型雙極晶體管的中間為p基區（Base)，左側的n"重摻雜區域主要用于產生電子，稱為發射區 (Emitter );右側n區域主要用于收集電子，稱為集電區 (Collector)。當在p基極施加一個小電流時，發射極和集電極之間就會形成大電流，也就是雙極晶體管的放大效應。

這種特性使得雙極晶體管在信號放大、開關電路等領域得到了廣泛應用。在集成電路制造中，應用BiCMOS工藝可以將雙極場效應晶體管集成在高速CMOS數字邏輯電路中。利用其已知的基極和發射極在正偏壓下溫度和電流的關系，雙極場效應晶體管還可以用來制作溫度傳感器;同時，利用基極和發射極 pn結的I-U特性，雙極晶體管也可以被應用在對數邏輯運算電路中。

除了同質結雙極晶體管，還有改良的異質結雙極晶體管(HBT)。HBT 能夠更好地處理高頻信號（如幾百GHz)，已被廣泛地應用于超高速電路和射頻電路系統中。

雙極晶體管作為現代電力電子器件的一個重要模塊，既可以作為獨立器件使用，也可以結合到其他結構中被復合使用，如晶閘管、絕緣柵雙極晶體管(IGBT)等。

三、平面CMOS集成電路

平面互補金屬氧化物(CMOS)場效應晶體管是 由平面工藝的p型金屬氧化物場效應晶體管（pMOSFET, pMOS）和 n型金屬氧化物場效應晶體管( nMOSFET,nMOS）共同構成的晶體管。 當外界輸入信號為低電壓信號時，p型MOS場效應晶體管開啟,n型 MOS場效應晶體管關斷，輸出端輸出高電壓信號;

當輸人信號為高電壓信號時，n型 MOS場效應晶體管開啟,p型MOS場效應晶體管關斷，輸出端輸出低電壓信號。在此工作原理下，p型和n型 MOS場效應晶體管除了在輸入信號高低電壓轉換的情況下，絕大部分時間都處于相反的狀態，并且平面CMOS場效應晶體管的相位輸入端和輸出端相反。

通過這種工作方式可以極度降低CMOS器件的靜態功耗。 平面CMOS場效應晶體管是電壓控制的一種放大器件，其主要特點是高抗噪聲干擾能力和極低的靜態功耗,輸入阻抗高，溫度穩定性好;但與雙極晶體管相比，其扇出能力較弱，速度相對較慢。 平面CMOS集成電路問世后，已成為設計及制造大規模集成電路的主流技術。

典型平面增強型CMOS集成電路的剖面結構示意圖如下圖所示。它用一塊p型硅半導體材料為襯底，在其面上局部摻雜擴散制作出一個n阱;首先在n阱里制作出 pMOS管，然后在p型襯底上制作出nMOS管，最后通過工藝制作出源區 (S)、漏區(D)和柵區（G)。

CMOS電路的起源：1963年，仙童半導體( Fairchild Semiconductor)的弗朗克·萬拉斯（FrankWanlass）和薩支唐（C.T.Sha)發明了CMOS電路" 。1968年，美國無線電公司(RCA）成功制備出世界上首個平面CMOS集成電路。此后，平面CMOS集成電路就遵從摩爾定律持續地縮小尺寸，從而持續地增大單位面積的晶體管集成度。

1971年,Intel公司發布了第一個由平面場效應晶體管技術制作的微處理器芯片4004，該芯片包含了2250個晶體管。1985年 Intel 公司發布了基于1.5um平面CMOS集成電路技術制作的386微處理器。2002年,Intel公司進而推出了90nm工藝節點的平面CMOS集成電路技術，該技術使得集成電路開始使用應變硅(Strained Silicon）技術和高速銅互連技術來提升電路整體性能。Intel公司于2007年發布了45nm工藝節點的平面CMOS集成電路工藝技術，該技術首次引入了高k金屬柵（HKMG）結構，并推出了基于此項工藝技術的新型多核處理器。

四、雙擴散金屬氧化物集成電路

雙擴散金屬氧化物半導體(DMOS）器件是一種較典型且應用較為廣泛的高壓功率半導體器件。 DMOS器件通過在源漏之間增加低摻雜的漂移區，使得電壓絕大部分落在低摻雜漂移區上，從而提高了器件的耐壓能力，使其可作為集成電路中的功率MOS器件。

根據結構的不同， DMOS器件可分為橫向（水平）雙擴散MOS (LDMOS）和垂直（縱向）雙擴散MOS (VDMOS）兩種 。隨著技術的發展，已經可以實現三層擴散，所以現在LDMOS的英文全稱常指Laterally Diffused MOS，VDMOS的英文全稱常指Vertical Diffused MOS。1969年，Y. Tarui等人提出了橫向雙擴散MOS技術，如下圖a所示，利用二次擴散的方式以及不同摻雜濃度的擴散，形成橫向溝道，而低摻雜的漂移區能夠保障器件的耐高壓能力。傳統的LDMOS器件不同電極的擴散區域是相互隔開的，這樣可以減少電容效應。同時橫向雙擴散LDMOS器件中的源(S)、漏(D)、柵（G)三個極可以均勻分布在芯片器件的表面，適合傳統半導體光刻工藝的規?；a，但是硅片的集成度會略低一些。

1979年 H.W.Collins等人提出了垂直雙擴散MOS ( VDMOS）結構，如下圖b所示。VDMOS器件同樣是利用二次擴散形成不同的電極擴散區，但是低摻雜漂移區的通道為垂直方向，同時漏極（D)分布在器件的下表面，因此可以提升器件的耐高壓能力及承受更為苛刻的高壓環境。VDMOS器件的漏極是從硅片下表面引出的，而源極（S）和柵極（G）則是分布在硅片的上表面，此種結構可提高系統的集成度并降低芯片成本。

與常見的傳統CMOS器件相比，雙擴散 DMOS器件增加了一個低摻雜的漂移區，故提高了耐高壓能力。 由于LDMOS 和 VDMOS在漂移區通道方向上的明顯不同，因而表現出不同的性能特點和不同的應用領域。LDMOS工藝是較為成熟的工藝，與傳統的CMOS工藝或其他半導體工藝兼容，通常應用在對開關速度要求不高的高壓環境中。而VDMOS具有更快的開關速度、驅動功率小、頻率特性好等特點，已被廣泛應用于各種消費電子及工業控制領域。

目前，DMOS工藝已經很成熟，應用越來越廣泛，臺積電、格芯(CF)、三星和中芯國際等都已經規模量產DMOS工藝集成電路。DMOS已大量應用在高壓以及高頻電子電路中:在20V以內的工作電壓下,用于手機及數碼相機等;在20~100V的工作電壓下，用于計算機、機頂盒、汽車音響、電動機控制器以及顯示器等;在100 ~800V的工作電壓下，用于電視機、熱水器、洗衣機、電機控制器、電源適配器等大家電及工業電器等;而在800V 以上的工作電壓下，更是DMOS應用的強項，如用于高壓變頻器、發電機組、變電設備等。