<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

掩模場利用率MFU簡介

sanyue7758 ? 來源:小蔡讀書 ? 2023-05-06 09:51 ? 次閱讀

1.Whatisa scanner

掃描儀(scanner)是一種在wafer上創建die images的機器。它首先通過刻線(有時稱為掩模)將光照射到涂有保護性光刻膠的wafer上,以刻上刻線圖案的圖像。照射到wafer上的光會導致一些光致抗蝕劑被去除,因此當wafer經過化學浴時,不再具有光致抗抗蝕劑涂層的硅會被蝕刻掉,從而形成電路層。然后,在清潔wafer并用另一種光致抗蝕劑重新涂覆之后,掃描儀通過重復這一過程,一次一個掩模層,創建其余的電路層,這被稱為光刻。

e92b52a6-eb53-11ed-90ce-dac502259ad0.png

e93b6e84-eb53-11ed-90ce-dac502259ad0.png

2.MaskFieldUtilization(MFU)

掩模場利用率(MFU)是指芯片圖像(die image)所占的掩模面積(mask area)與最大掃描儀場尺寸(maximum scanner field size)之比,即26mm乘33mm(如下圖)。MFU影響掃描儀創建單個掩模層的裸片圖像(die images)的速度,也顯著影響光刻。

MFU= (multipledie area +scribe_line)/(scanner maximum field area)

e99fec6a-eb53-11ed-90ce-dac502259ad0.png

掃描儀的有效性主要由die image實際掃描之前(稱為預掃描pre-scan)和掃描完成之后(過掃描over-scan)的持續時間決定(如下圖)。

e9b7f292-eb53-11ed-90ce-dac502259ad0.png

因此,掩模版的面積被die image占據的百分比更大,也就是說,具有高MFU的掩模版布局意味著每次拍攝時更少的預掃描和過掃描時間,因為它需要更少的整體拍攝來在整個wafer上步進die image圖像。

e9cd0614-eb53-11ed-90ce-dac502259ad0.png

在單個die的尺寸小于最大掃描器場尺寸的50%的情況下,一個以上的die可以適應掩模版場,并且在某些情況下,調節die方向和縱橫比(即die的X和Y尺寸)將改變die的MFU。此外,對于某些die尺寸(在兩個布局圖案的邊界上的die尺寸,例如在2x2和2x3布局圖案之間),die的縱橫比的相對較小的變化可能對MFU產生非常大的影響。臺積電提供工具來確定長寬比,從而為指定的芯片尺寸產生最佳的MFU結果。

3.MFUTools

MFU的重要性在制造過程中最為明顯。然而,考慮MFU的最有效階段是芯片級產品定義階段和設計規劃過程的早期(在floorplan之前和期間),此時設計師可以更容易地調整die縱橫比并創建具有良好MFU的die。例如,在下圖中,左側的die(X=18mm,Y=17.43mm)的MFU較低,為36%。如果我們保持相同的die面積,但將尺寸更改為X=19.6和Y=16,則MFU將提高到73%,因為兩個die現在可以放入掩模版場。

e9e880ba-eb53-11ed-90ce-dac502259ad0.png

臺積電提供兩種軟件工具來幫助客戶創建具有良好MFU的die,其中每一種工具都應在產品定義和floorplan階段使用(如下圖)。

ea10a32e-eb53-11ed-90ce-dac502259ad0.png

4.WhenToConsider MFU

用戶可以在設計過程中以下三個階段使用臺積電的MFU工具:

在產品定義階段,當設計者最初考慮芯片功能、芯片尺寸、封裝和引腳輸出要求時。從各個方面來看,這一階段都是最重要的,因為它為設計師和營銷團隊提供了最大的靈活性來調整die的X/Y尺寸,以最大限度地提高MFU。然后,可以將優化的X/Y尺寸設置為高級芯片規范,通過floorplan、place和route以及tapeout,在整個設計實現流程中傳播。設計者還應使用在線MFU和GDPW計算器來計算每晶圓的總裸片數(Gross Die per Wafer)。

在芯片實現階段(RTL、物理設計等),芯片尺寸通常會因為各種原因而改變,例如新的市場需求、IP尺寸,或者出于時序和電源關閉的考慮。隨著芯片尺寸的變化,繼續使用MFU Advisor為所需的MFU選擇適當的縱橫比,并使用在線MFU和GDPW計算器計算每晶圓的總裸片數對于新芯片尺寸和/或新X/Y尺寸。

tapeout后,臺積電將確定設計所需的實際劃線寬度(scribe line width)和密封圈(seal ring),以計算最終MFU數量。

5.DesignGuidelines forHigherMFU

在設計之前

(1)優選方形數字塊和IP;

(2)對于矩形IP,提供相同IP的兩種方向類型,并保持core PO gate在垂直方向上。例如,左/右類型IO和頂部/底部類型IO或水平和垂直類型IP形狀;

(3)在floorplan設計階段使用“快速MFU計算”;

(4)避免芯片尺寸處于MFU較低的邊界處,強烈建議調整芯片尺寸以獲得較高的MFU。

在floorplan階段

(1)Core limited design:可能需要IP和block大小以及floorplan調整;

(2) I/O limited design:可能需要調整I/O和接口IP.

注:低MFU意味著整個光刻層的掃描儀生產率低。盡可能地改進MFU是很重要的。強烈建議MFU > 80%。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 晶圓
    +關注

    關注

    52

    文章

    4623

    瀏覽量

    126636
  • 掃描儀
    +關注

    關注

    2

    文章

    382

    瀏覽量

    67641
  • 計算器
    +關注

    關注

    16

    文章

    428

    瀏覽量

    36607

原文標題:MFU(Mask Field Utilization)簡介

文章出處:【微信號:處芯積律,微信公眾號:處芯積律】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    是否可以看到每個VM的vGPU利用率

    我想知道是否可以看到每個VM的vGPU利用率。不在操作系統內,而是來自Grid K1卡。例如,如果GPU 0為80%,那么如果我知道45%的數字來自特定的VM,那就太棒了。我查看了論壇,但沒有
    發表于 09-21 11:06

    如何利用UCOSII中的統計任務 OS_TaskStat()知道了CPU利用率100%把利用率降下來?

    冒昧的問一下各路大神,假如我們利用UCOSII中的統計任務 OS_TaskStat()知道了CPU利用率100%,則應該怎樣操作,把利用率降下來?另外,利用率太高的話會不會不太好?
    發表于 07-12 04:36

    Post綜合后的利用率只不過是實施后的利用率?

    嗨,Post綜合后的利用率只不過是實施后的利用率......?謝謝娜文G K.
    發表于 05-12 08:57

    CUP利用率怎么計算?

    要計算當前CUP利用率,是不是就使能OS_TASK_STAT_EN就可以了,并不要單獨建立一個任務去執行OSTaskStat(),是這樣嗎?參看戰艦例程,沒有找到哪里執行了OSTaskStat()!
    發表于 05-18 22:05

    請問一下如何提高無線信道利用率?

    影響無線信道利用率的因素有哪些?無線利用率與網絡質量間的關系是什么?調整和提高無線信道利用率的建議有哪些?
    發表于 05-27 06:46

    求大神解答有關DC中cell的利用率問題

    在dc時綜合過后,report_area看到有cell 177705,面積為710417. 然后導入ICC,利用率設的0.6,做完floorplan后沒有問題,和DC報的信息基本一致,后面做完
    發表于 06-25 06:59

    如何獲取棧利用率?

    如何獲取棧利用率?
    發表于 02-16 07:34

    RT-Thread CPU利用率的統計與測試步驟

    1 CPU利用率統計全速運行:不響應中斷,也不去執行其他任務,就單純讓它在一個地方持續運行一段時間,這個值可以體現CPU的算力有多大。total_count:單位時間內全速運行下的變量值,表現了
    發表于 05-13 15:27

    openEuler 資源利用率提升之道 01:概論

    利用率低于 20%,存在巨大的資源浪費。因此,提升數據中心資源利用率是當前急需解決的一個重要問題[2]。問題成因資源利用率低下的主要原因是任務和資源調配失衡,這種失衡又有多種表現形式,例如:調度系統
    發表于 07-06 09:54

    CPU利用率問題求解

    “你能不能實現一個理想情況下應該在每個時間片開始時執行的監控任務,并確定前一個時間片的利用率。如果利用率過高,則應發出警告。如果我們可以使用空閑時間,那么我們就可以衡量利用率。為了設置這個監視器
    發表于 12-06 06:00

    如何知道CPU利用率和內存使用情況?

    我在 MIMXRT1062 板上工作,我使用了“EVK-MIMXRT1060-guix_washing_machine”示例。我想要 CPU 利用率和內存使用情況。請給我有關它的信息,我也想知道它是如何計算的。
    發表于 03-31 06:21

    活性物質利用率

    活性物質利用率 電池具有活性物質的量與按法拉弟定律計算應產生的電量稱為理論容量。要求電極給出一定的電量時,電極的活性物質利用率可表示為
    發表于 11-06 11:02 ?2147次閱讀

    利用率的獲取

    棧用于保存變量, 隨著函數調用深度和變量的數量而變化. 設置小了會出現棧溢出, 設置大了會浪費.利用率獲取RT-THREAD的統計方法是將線程棧都填充為’#’, 當需要的時候, 檢查是否被修改為其他
    發表于 12-20 19:03 ?8次下載
    棧<b class='flag-5'>利用率</b>的獲取

    臺積電7nm產能利用率下滑

    臺積電7nm產能利用率下滑 業界傳出消息說臺積電7 納米的產能利用率已跌至50% 以下,2023 年首季跌勢加劇,高雄7 納米擴產亦已暫緩。對此消息臺積電表示不予置評。 行業人士認為臺積電高雄7nm
    的頭像 發表于 11-16 17:31 ?3258次閱讀

    GPU利用率低的本質原因

    最近經常有同學反饋 GPU 利用率低,嚴重浪費 GPU 資源的問題,經過對一些實例分析后,借著這篇文檔和大家分享一下解決方案,希望能對使用 GPU 的同學有些幫助。 一、GPU 利用率的定義 本文
    的頭像 發表于 06-19 14:07 ?760次閱讀
    GPU<b class='flag-5'>利用率</b>低的本質原因
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>