<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

無源晶振LoRa產品設計方法和注意事項

硬件設計解析 ? 來源:愛搞研究的阿燦 ? 作者:愛搞研究的阿燦 ? 2023-04-18 10:03 ? 次閱讀

一、無源晶振特性分析

??無源晶振屬于被動器件,一般指的是石英晶體,是利用石英晶體的壓電效應,來產生高精度振蕩頻率的電子元件。
??無源晶振的關鍵參數如下圖所示。
43c3e19e-dd8d-11ed-a826-dac502259ad0.png
??以上參數中,對LoRa通信有直接影響關系的如下所述。
??負載電容(Load Capacitance),直接影響晶振的振蕩頻率,LoRa模組研發設計的時候需要依據0ppm晶振樣品(也可選用已知確定某頻偏的晶振),通過焊接調試不同數值的電容來進行頻偏校準,最終確定合理的負載電容取值。特別說明,Semtech新出的LoRa芯片內部帶有可調負載電容,默認外接負載電容可以不用,但是建議還是做出預留。
??常溫頻偏(Frequency Tolerance),是指25℃下,所有出廠的晶振個體之間可能存在的最大差異范圍,該參數受限于晶振原材料晶片的切割角度,業內目前加工水平在±10ppm左右。如果有更高需求,可以要求晶振原廠供貨±3ppm@25℃以內的產品,購買成本會有所增加。
??溫漂頻偏(Frequency Stability),是指-40-85℃工作溫度范圍內,對單一一個晶振來說,相對于25℃時的頻偏變化范圍。特別說明,對同一型號的無源晶振來說-40-85℃范圍內,所有出廠的晶振頻偏變化趨勢都是一樣的,但是變化幅度卻不盡相同。一般認為,對于特定溫度下,所有晶振頻偏變化幅度之間最大差異(如下箭頭所指范圍)是7-10ppm。
43e134ec-dd8d-11ed-a826-dac502259ad0.png
??工作溫度(Operating Temperature),一般情況下,LoRa模組要求的可穩定工作溫度都是-40~85℃。特別注意,該溫度指的是環境溫度,實際使用時還要考慮PCB板級溫度是否比環境溫度有所升高。如果無源晶振所在的PCB板級溫度比環境溫度高,需要預留好散熱措施或者PCB晶振部分進行挖槽隔熱處理,如下圖。
??預留散熱和挖槽隔熱等措施,特別是在如含有外部PA等,發熱量大的LoRa產品上尤為重要。
43ff09b8-dd8d-11ed-a826-dac502259ad0.png
??老化率(Aging),老化率是指無源晶振每年頻偏變化的幅度,無源晶振第一年的頻偏變化幅度一般都是±3ppm左右。該參數尤其對LoRa模組低帶寬(BW=62.5KHz及其以下)通信影響明顯。如果限定LoRa產品必須工作在低帶寬條件下,建議使用有源溫補晶振來消除年老化率的影響。
??靜態電容(Shunt Capacitance),是指無源晶振內部的寄生電容,典型值一般都能做到1pF以內,該電容和PCB上晶振外部焊接的兩個負載電容,以及PCB上晶振電路的寄生電容組合到一起,決定了該晶振的負載電容(Load Capacitance)。
??如下圖電路,可以明確C1,C2,CP,C0,CL之間的計算公式為:CL=(C1*C2)/(C1+C2)+ CP + C0
??特別說明:
??1.C1,C2盡量保證一樣,如果不一樣,差異一般要求不超過2pF左右
??2.CP代表PCB上晶振電路的寄生電容
44293f58-dd8d-11ed-a826-dac502259ad0.png
??該公式也進一步解釋了,為什么模組類的產品研發測試階段需要校準頻偏,同時必須要保證研發樣品和批量生產的模塊在同一板廠加工,并且使用相同的加工工藝。主要目的是歸一化處理,同時需要保證生產一致性,避免可變因素在極端條件下造成模塊使用異常。

二、無源晶振在LoRa產品使用中遇到的問題

??目前,LoRa模組因使用無源晶振,需要重點關注的事項有以下2點:
??1、LoRa模組研發階段,需要對實際焊接的2個晶振負載電容取值進行調試,該過程稱為頻偏校準過程。
??設想一下,假設我們在每一個待焊接的無源晶振上都標記了其25℃下的標稱頻偏值,那么我們使用調試好的負載電容焊到PCB板上之后,用頻譜儀實際測試出的LoRa信號中心頻點的偏移量應該和該晶振的標稱頻偏量一樣才行。
??另外,頻偏校準過程還有一個目的是,保證不同型號的LoRa模組在低帶寬下(62.5KHz及其以下)都能正常通信。按照LoRa通信的要求,要保證兩個模組穩定通信,至少要滿足的極限條件是確保通信雙方的頻偏差異在BW/4以內(62.5KHz帶寬下,即要求小于15KHz,留有余量建議一般取10-12KHz)。
??那么,無源晶振的常溫頻偏是±10ppm,換算成頻率即為±5KHz@470MHz,也就是說我們選定了一款無源晶振用到某一個型號的LoRa模組上,在常溫25度下使用,已經達到了62.5KHz帶寬下通信的極限條件,更不用說高低溫環境的溫漂差異,老化率的影響,以及不同的LoRa模塊可能使用了不同型號的無源晶振等等這些情況。
??基于以上,才要求LoRa模塊使用無源晶振需要進行頻偏校準,同時建議盡量使用有源溫補晶振,除非使用LoRa模組通信的時候,限定必須使用高帶寬配置。
??2、無源晶振因為頻偏差異無法做到很小,同時還有明顯的溫漂現象,導致高溫環境下(一般以70℃左右為界限),以及模組存在高發熱量且散熱不好的情況下,容易出現低帶寬配置(62.5KHz及其以下)通信異常的問題。
??下面針對不同的模組高溫通信問題的分析過程作為舉例。
??下圖高溫85℃下,速率1測試結果,可以發現同樣存在工作一段時間收不到數據的情況(高溫下,頻繁不間斷,大數據量通信)。
4440a62a-dd8d-11ed-a826-dac502259ad0.png
??下圖為廠家一模組高溫75℃下,速率1發送數據和接收數據的情況,丟包率約為20.8%。
446f3530-dd8d-11ed-a826-dac502259ad0.png
449d10ea-dd8d-11ed-a826-dac502259ad0.png
??下圖廠家二高溫75℃下,速率1發送數據和接收數據的情況,丟包率約為7.3%。
44b669b4-dd8d-11ed-a826-dac502259ad0.png
44dae046-dd8d-11ed-a826-dac502259ad0.png
??廠家一高溫75℃下,發射模塊晶振位置的溫升情況。
4504c9ce-dd8d-11ed-a826-dac502259ad0.png
??廠家二高溫75℃下,發射模塊晶振處的溫升和接收模塊晶振處的溫升情況。
45283ff8-dd8d-11ed-a826-dac502259ad0.png

三、無源晶振在LoRa產品設計中的注意事項

??基于以上分析,LoRa模組使用無源晶振,需要注意以下幾點:
??1.在研發階段,就必須對無源晶振使用的2個外部負載電容進行調試校準
??2.高發熱量的模組,必須在PCB上將晶振部分挖盡量大的空槽進行隔熱處理
??3.建議要求晶振原廠,提供±3ppm@25℃以內的無源晶振產品
??4.LoRa產品上預留足夠的散熱措施,避免溫升過大(最好控制在10℃以內)
??5.使用無源晶振,不建議使用低帶寬的配置(62.5KHz及其以下)進行通信
??6.如果必須使用低帶寬(62.5KHz及其以下)的配置進行通信,則需要減少單包發送數據量,并且預留足夠長的發送時間間隔,以預留充分的散熱時間
??通過本文分析可以發現,因為無源晶振本身生產工藝的原因,導致每個晶振的頻偏差異大,并且隨環境溫度漂移明顯,如果LoRa模組本身發熱量大,散熱又不好的情況下,那么很容易導致發射模塊和接收模塊在低帶寬通信時產生異?,F象。
??對于以上問題,解決的思路也很明確,就是優化無源晶振的選型,盡量使用有源溫補晶振,或者PCB設計時,預留足夠的散熱和隔熱措施,盡量將影響減小。

文章出處:【微信公眾號:愛搞研究的阿燦】歡迎添加關注!文章轉載請注明出處。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 有源晶振
    +關注

    關注

    1

    文章

    789

    瀏覽量

    20175
  • 無源晶振
    +關注

    關注

    1

    文章

    798

    瀏覽量

    15368
  • 晶振
    +關注

    關注

    32

    文章

    2493

    瀏覽量

    66940
  • LoRa
    +關注

    關注

    346

    文章

    1550

    瀏覽量

    230516
收藏 人收藏

    評論

    相關推薦

    如何使用4腳替換2腳

    引腳。 通常用于較為現代的電子設備。 如果你想要用4腳代替2腳
    發表于 04-13 16:32

    和有源的原理?

    在51單片機系統中,有兩個引腳是專為設計的,兩個引腳之間接,兩個引腳在通過電容接到地
    發表于 05-09 09:56

    與有源的比較

    1.
    發表于 10-07 14:35

    的測試方法

    ` 小弟想求個的測試電路,來檢測的好壞。目前我只知道
    發表于 03-13 09:13

    全方位述說使用石英注意事項

    著重介紹使用石英注意事項?! ∫?、導腳型  A、修改彎曲導腳的方法  (1)、 要修改
    發表于 12-11 16:39

    導腳型石英的彎曲注意事項

      石英由于具有頻率穩定度高這一特點,被廣泛應用于各種電子產品中。但其在使用的時候有些方面也是需要特別注意,才能更好的延長其使用壽命。所以下面松季電子為大家介紹的是導腳型石英
    發表于 03-14 15:40

    失效? 求解!!!

    最近發到北方的產品無法正常工作,發回來查到可能是由于低溫環境下失效的原因。但是產品放在低
    發表于 12-17 12:56

    有源如何選擇呢?

    認識一下,產品的選擇性。
    發表于 12-26 15:59

    測試

    本帖最后由 anshengji 于 2016-1-22 20:37 編輯 直接用示波器測量輸出與地之間的波形,波形頻率域頻率相符,說明起。
    發表于 01-18 18:31

    探討關于KDS操作上的注意事項

    都可能影響的使用,今天我就重點告訴大家關于KDS操作上的注意事項.1、焊接日本KDS
    發表于 03-04 14:15

    選型手冊

    就是介紹如何選擇一個好的的型號,下面揚興科技就來介紹一下
    發表于 08-16 15:53

    請問F28035使用外部有源時和使用內部在寄存器的配置上除了選擇外部還有其他的注意事項嗎?

    本帖最后由 一只耳朵怪 于 2018-6-14 09:56 編輯 各位: F28035使用外部有源時和使用內部在寄存器的配置上除了選擇外部
    發表于 06-14 05:05

    的使用和設計注意事項

    布局非常重要?! ?b class='flag-5'>晶的PCB設計注意事項 ?。?) 耦合電容應盡量靠近的電源引腳,位置擺放順序:按電源流入方向,依容值從大到小依次擺放
    發表于 09-19 16:31

    振起

    1、單片機外部接,未燒寫程序的STM32單片機的
    發表于 10-10 10:44

    和有源的區別

    影響,內部有獨立的起芯片。 選購參考:1. 預算高選擇有源/振蕩器,預算低選擇
    發表于 08-26 12:23
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>