外接電容越大晶振起振越慢嗎？
外接電容越大？晶振起振越慢?
首先說明的是:但凡需要外接電容的晶振均為無源晶振。另外，注意區分外接電容C1和C2（接地電容，對地電容）并不等同于晶振負載電容（CL）。C1和C2是電路板和包括IC和晶振在內的組件的總電容值。
一般情況下，增大無源晶振的外接電容將會使晶振振蕩頻率下降，即偏負向。舉例，若無源晶振12MHz的外接電容為18PF，實際輸出頻率為12.002876MHz。更改外接電容為27PF之后，該晶振的實際輸出頻率會有所降低，如：11.9998923 MHz。
晶振的外接電容越大，晶振的振蕩越穩定，但是會增加起振時間，即晶振起振慢，其原理是外接電容會存儲更多電荷，即降低電流強度，從而降低電路提供給晶振起振的激勵功率。
當無源晶振的輸出波形出現削峰、畸變時，這一般是由于電流過驅動（over drive）導致，可以嘗試通過串聯一顆電阻解決，電阻值一般在幾十kΩ~幾百kΩ。如果要穩定波形，則可嘗試并聯一顆1M反饋電阻。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
無源晶振
+關注
關注
1文章
804瀏覽量
15460 -
負載電容
+關注
關注
0文章
131瀏覽量
10307 -
反饋電阻器
+關注
關注
1文章
40瀏覽量
5175
原文標題：外接電容大小與晶振起振快慢關系
文章出處：【微信號：晶科鑫，微信公眾號：晶科鑫】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
晶振的外接電容值選擇不當，會對電路產生什么影響？
如果晶振的外接電容值選擇不當，可能會對電路產生以下影響 ：
1.頻率穩定性： 電容值過小可能導致頻率穩定性下降，容易受到外界因素的干擾。電容
發表于 03-04 11:33
STC89C52RC 晶振起振問題
`前幾天做了個板子，用的是STC89c52RC貼片的，我用的晶振為3.58MHz的，晶振兩引腳分別接了個22pF的電容。給芯片第一次供電，我
發表于 05-27 15:21
請問ADE7880為什么換用5.9MHZ晶振起振，晶振電容都是20PF
ADE7880最小系統：AVDD,DVDD,REF都正常,使用16.384MHZ晶振不起振，為什么換用5.9MHZ晶振起
發表于 08-28 14:41
晶振起振區別描述
1、 系統1) 晶振起振區別描述：啟動時間，GD32 與STM32 啟動時間都是2ms，實際上GD 的執行效率快，所以ST 的HSE_STARTUP_TIMEOUT ((uint16_t
發表于 08-02 08:03
晶振旁外接電容的選擇
晶振旁外接電容的選擇現階段的淺顯認識，參考了很多別人的文章。以后如果有新的認識后會繼續補充。 負載電容是指晶振要正常震蕩所需要的電容。換句話說，晶振的頻率就是在它提供的負載電容下測得的
發表于 11-16 16:36
?3次下載
如何區分晶振的負載電容與外接電容問題
在無源晶振應用方案中，兩個外接電容能夠微調晶振產生的時鐘頻率。而并聯1MΩ電阻可以幫助晶振起振。因此，當發生程序啟動慢或不運行時，建議給晶振并聯1MΩ的電阻。
發表于 10-15 11:28
?296次閱讀
如何區分晶振中負載電容與外接電容的問題？
在無源晶振應用方案中，兩個外接電容能夠微調晶振產生的時鐘頻率。而并聯1MΩ電阻可以幫助晶振起振。因此，當發生程序啟動慢或不運行時，建議給晶振并聯1MΩ的電阻。
發表于 11-02 09:46
?166次閱讀
工商網監
評論