<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

阻抗匹配與差分線的設計

冬至子 ? 來源:線纜行業朋友分享圈 ? 作者:線纜小編 ? 2023-03-05 13:54 ? 次閱讀

差分線的設計

差分線的基本概念

差分對是指一對存在耦合的傳輸線,每條線都可以用簡單的單端傳輸線。這兩條線組合在一起就稱為“一個差分對“。下圖為最常見的差分線對的截面圖。

圖片

差分傳輸是一種信號傳輸的技術,區別于傳統的一根信號線一根地線的做法,差分傳輸在這兩根線上都傳輸信號,這兩個信號的振幅相同,相位相反。在這兩根線上的傳輸的信號就是差分信號。

圖片

信號接收端比較這兩個電壓的差值來判斷發送端發送的邏輯狀態,在電路板上,差分走線必須是等長、等寬、緊密靠近、且在同一層面的兩根線,這兩根線上傳輸的信號就是差分信號(差模信號)。優點是抗干擾能力強,缺點是電路比單端傳輸的復雜,一般在高速信號中, 其電壓幅度比較低, 像MIPI DSI規范低速振幅=1200mv, 而高速振幅=200mv, 所以采用上面的單端走線的話抗干擾能力實在太差了, 因此高速(低振幅)大部分是使用差分信號。如下圖

圖片

差分放大電路有差模和共模兩種基本輸入信號,那么什么是共模信號呢?當兩輸入端所接信號大小相等,極性相反時,稱為差模輸入信號;當兩輸入端所接信號大小相等、極性相同時,稱為共模信號。

圖片

實際應用中,溫度的變化各種環境噪聲的影響時共模噪聲,也稱為對地噪聲,指的是兩根線分別對地的噪聲。差分放大電路時直接耦合放大電路的基本組成單元,對于共模信號起到很強的抑制作用,未對差模信號起到放大租用,并且電路的放大能力與輸出方式有關。

圖片

為了提高信號在高速率、長距離情況下傳輸的可靠性,大部分高速的數字串行總線都會采用差分信號進行信號傳輸。差分信號是用一對反相的差分線進行信號傳輸,發送端采用差分的發送器,接收端相應采用差分的接收器。下圖是個差分線的傳輸模型及真實的差分PCB走線。

圖片

采用差分傳輸方式后,由于差分線對里正負信號的走線是緊密耦合在一起的,所以外界噪聲對于兩根信號線的影響是一樣的。而在接收端,由于其接收器是把正負信號相減的結果做為邏輯判決的依據,因此即使信號線上有嚴重的共模噪聲或者地電平的波動,對于最后的邏輯電平判決影響很小。相對于單端傳輸方式,差分傳輸方式的抗干擾、抗共模噪聲能力大大提高。下圖是一個差分傳輸對共模噪聲抑制的一個例子。

圖片

采用差分方式進行信號傳輸會使得收發端的電路變得復雜,系統的功耗也隨之上升,但是由于其優異的抗干擾能力以及可靠的傳輸特性,使得差分傳輸方式在需要進行高速數字信號的傳輸或者惡劣工作環境的領域得到了廣泛的應用,如LVDS、PCI-E、SATA、USB、HDMI、1394、CAN、Flexray等總線都是采用差分的信號傳輸方式。

差分訊號的阻抗分析和計算

差分阻抗的基本概念

差分對最重要的電氣特性是差分信號的阻抗,稱為“差分阻抗”,即差分對對差分信號的阻抗,是差分信號電壓與其電流的比值。這個定義是計算差分阻抗的基礎,其微妙之處在于怎樣定義信號的電壓和電流。對差分對來說,若兩線離得足夠遠,則每條線的單端阻抗Z0為50歐姆。流經信號傳輸線和返回路徑之間的電流為:

圖片

式中,Ione為流入信號線并從返回路徑流出的電流;Vone為信號線與相鄰返 回路徑的電壓;Z0為信號線的單端特性阻抗。傳輸線上的跳變差分信號是兩條信號線上的差信號。它的電壓是每條信號線上電壓的兩倍:2 × Vone。根據阻抗的定義,差分信號的阻抗為:

圖片

式中,Zdiff為差分阻抗;Vdiff為電壓差或差分信號變化;Ione為流入一條信號線后從其回路流出的電流;Vone為一條信號線與相鄰返回通路的電壓;Z0為單條線的單端特性阻抗。

無耦合時的差分阻抗

假設兩條傳輸線相隔足夠遠,比如兩線相隔距離至少是線寬的兩倍,兩條線之間的相互作用就不明顯了,這就是無耦合的情況。如果一個差分信號沿差分對傳輸到達接收終端,那么終端的差分阻抗非常大,差分信號將會反射回源端。

這種多次反射就會產生噪聲,影響信號質量。下圖所示的就是一個差分線末端出現的模擬差分信號。振鈴的出現是由于差分信號在低阻抗的驅動器和高阻抗的線端之間的多重反彈。圖中差分對互連末端沒有端接,并且差分對之間沒有耦合,下圖為差分電路和差分線對的遠端接收信號。

圖片

消除反射的一種方法就是在兩條信號線的末端跨接一個端接電阻來匹配差分阻抗。對差分信號來說,信號線末端的端接電阻和差分對的阻抗是相同的,這將會消除反射。下圖就是在兩信號線之間加入100歐姆電阻后,接收端的差分信號。圖中差分對末端有端接,并且差分對之間沒有耦合,下圖為差分對遠端接收到的差分信號。

圖片

耦合時的差分阻抗

當兩條帶狀線相距越來越近時,它們邊緣的電場和磁場會重疊,二者之間的耦合程度也會越來越強。耦合程度用單位長度上的互感電容C12與互感電感L12表示。當把兩信號線靠近時,C11和C12都會改變。當信號線1與其返回路徑的一些邊緣區域被相鄰信號線干擾時,C11將減小,C12會增加。但是,負載電容CL= C11+ C12改變不大。

下圖所示為單位長度上負載電容CL、單位長度對角電容C11及耦合電容C12的變化情況。帶狀線材料是FR4,線寬5 mil,特性阻抗50歐姆,CL, C11與C12隨兩線的邊緣舉例的變化。

圖片

當把兩信號線靠近時,L11和L12都將發生改變。下圖所示為單位長度上環路自感L11的變化和單位長度上環路互感L12隨兩線的邊緣舉例的變化。由于相鄰導線的感應渦流,L11將會有略微的減小(最近時的減小量小于1%),L12會增加。L11與L12隨兩線的邊緣舉例的變化。

圖片

總之,把兩條走線放置在一起時,耦合增加。但是,即使在間距更緊密的情況下,間距等于線寬,最大的相對耦合度(即C12/C11或L12/L11)仍小于15%。當間距大于15 mil時,相對耦合減小至1%,基本可忽略不計。

下圖所示為當兩條50歐姆、5 mil的FR4帶狀線間的間距變化時相對互容和相對互感的隨線距的變化,即相對電容耦合與相對電感耦合的比值,如何隨間隔的變化而變化。注意,對于帶狀線這種有相同介質結構的傳輸線,兩傳輸線的相對耦合電容與相對耦合電感是相同的,間距變化時相對互容和相對互感的變化.

圖片

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • MIPI
    +關注

    關注

    10

    文章

    279

    瀏覽量

    47998
  • 信號傳輸
    +關注

    關注

    4

    文章

    354

    瀏覽量

    19911
  • 差分線
    +關注

    關注

    0

    文章

    37

    瀏覽量

    8831
  • DSI
    DSI
    +關注

    關注

    0

    文章

    38

    瀏覽量

    42208
  • PCB
    PCB
    +關注

    關注

    1

    文章

    1612

    瀏覽量

    13204
收藏 人收藏

    評論

    相關推薦

    zigbee RF阻抗匹配

    準備用CC2530+CC2592來設計zigbee模塊,想請教下:CC2592后端ANT需要做50歐姆阻抗匹配,請問前端的RF_P和RF_N是不是需要走分線,
    發表于 07-25 19:15

    請問這樣做板對阻抗匹配方面有沒有影響?

    關于阻抗匹配問題:四層板,頂層、第三層走分線,第二層鋪地,底層鋪電源,電源覆蓋到第三層的分線
    發表于 06-28 01:22

    怎么計算雙面板50 ohm天線阻抗匹配?

    雙面板的天線和分線做50 ohm阻抗匹配,要怎么計算?
    發表于 09-11 04:55

    電路阻抗匹配設計

    電路阻抗匹配設計
    發表于 08-12 18:37 ?0次下載

    什么是阻抗匹配

     什么是阻抗匹配?   阻抗匹配(Imped
    發表于 09-25 14:21 ?4380次閱讀

    關于高速設計中的阻抗匹配的問題

    關于高速設計中的阻抗匹配的問題 一.阻抗匹配的研究  在高速的設計中,阻抗匹配與否關系到信號的質量優劣。阻抗匹配的技術可以說是豐
    發表于 03-15 10:35 ?1246次閱讀

    什么是阻抗匹配以及為什么要阻抗匹配

    什么是阻抗匹配以及為什么要阻抗匹配,個人收集整理了很久的資料,大家根據自己情況,有選擇性的下載吧~
    發表于 10-28 10:01 ?60次下載

    了解什么是阻抗匹配阻抗匹配?

    阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。
    發表于 03-14 09:44 ?1w次閱讀

    怎樣理解阻抗匹配_pcb阻抗匹配如何計算

    本文主要介紹的是阻抗匹配,首先介紹了阻抗匹配條件,其次闡述了如何理解阻抗匹配及常見阻抗匹配的方式,最后介紹了pcb阻抗匹配如何計算,具體的跟
    發表于 05-02 17:11 ?4w次閱讀
    怎樣理解<b class='flag-5'>阻抗匹配</b>_pcb<b class='flag-5'>阻抗匹配</b>如何計算

    阻抗匹配是什么意思_阻抗匹配原理詳解

    本文主要詳解什么是阻抗匹配,首先介紹了輸入及輸出阻抗是什么,其次介紹了阻抗匹配的原理,最后闡述了阻抗匹配的應用領域,具體的跟隨小編一起來了解一下吧。
    的頭像 發表于 05-03 11:42 ?4.8w次閱讀
    <b class='flag-5'>阻抗匹配</b>是什么意思_<b class='flag-5'>阻抗匹配</b>原理詳解

    為什么要阻抗匹配怎么進行阻抗匹配

    射頻工程師大都遇到過匹配阻抗的問題,通俗的講,阻抗匹配的目的是確保能實現信號或能量從“信號源”到“負載”的有效傳送。
    發表于 03-18 08:18 ?85次下載
    為什么要<b class='flag-5'>阻抗匹配</b>怎么進行<b class='flag-5'>阻抗匹配</b>

    阻抗匹配的原理及應用

    本文主要詳解什么是阻抗匹配,首先介紹了輸入及輸出阻抗是什么,其次介紹了阻抗匹配的原理,最后闡述了阻抗匹配的應用領域,具體的跟隨小編一起來了解一下吧。
    的頭像 發表于 08-22 14:10 ?2996次閱讀

    JFW的在線阻抗匹配焊盤型號

    JFW的在線阻抗匹配焊盤型號如下表所示。阻抗匹配焊盤使用內部電阻器來設計,內部電阻器被配置為將每一側的阻抗匹配到不同的阻抗。
    的頭像 發表于 10-28 16:48 ?877次閱讀

    什么是阻抗匹配?高速PCB設計為什么要控制阻抗匹配?

    什么是阻抗匹配?高速PCB設計為什么要控制阻抗匹配? 阻抗匹配是指在電路傳輸信號時,控制電路中信號源、傳輸線和負載之間的阻抗相等的過程,從而確保信號的完整性和可靠性。在高速PCB設計中
    的頭像 發表于 10-30 10:03 ?1336次閱讀

    為什么要阻抗匹配?怎么進行阻抗匹配?

    (虛部)。 其中電抗又包括容抗和感抗,由電容引起的電流阻礙稱為容抗,由電感引起的電流阻礙稱為感抗。 阻抗匹配的理想模型 射頻工程師大都遇到過匹配阻抗的問題,通俗的講,阻抗匹配的目的是確
    發表于 01-02 16:59 ?1132次閱讀
    為什么要<b class='flag-5'>阻抗匹配</b>?怎么進行<b class='flag-5'>阻抗匹配</b>?
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>