<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Maxim可編程延遲線比較

星星科技指導員 ? 來源:ADI ? 作者:ADI ? 2023-02-24 16:05 ? 次閱讀

Maxim生產多條延遲塊。本應用筆記比較了每個可編程延遲塊和非可編程延遲塊,以幫助客戶選擇適合其應用的器件。由于這些器件的許多特性不容易分類到在線參數數據庫中的字段中,因此本應用筆記旨在展示延遲塊系列成員的并排比較,并消除在嘗試選擇器件時篩選大量數據手冊的麻煩。

可編程延遲線比較

Maxim的可編程延遲塊采用5.0V電源供電,提供SO或DIP封裝 包??删幊萄舆t塊使客戶能夠在器件使用后對延遲進行編程 安裝在應用程序中。下面對每個器件進行描述,并在表1中比較了主要特性。一個 可編程延遲塊的功能圖如圖1所示。

poYBAGP4b7CACRnKAAAQO1oCCKk936.gif


圖1.可編程延遲塊功能圖。

DS1020

DS1020為8位延遲線。DS1020提供5種版本(虛線號),具有不同的步長(0.15ns、0.25ns、0.5ns、1ns和2ns)。延遲范圍為 10ns 至 520ns,可使用 3 線串行接口或 8 位并行接口進行編程。

DS1021

DS1021與DS1020相同,只是只有兩種步長(0.25ns和0.5ns),最小值抄送上電時間。延遲范圍為 10ns 至 137.5ns,可使用 3 線串行接口或 8 位并行接口進行編程。

DS1023

DS1023與DS1020/1021類似,但增加了一些功能。該器件能夠將信號延遲長達一整周期或更長時間,并且信號也可以反轉。DS1023還可以輸出脈寬調制信號。片內基準延遲產生0ns的階躍零延遲。延遲范圍為 0ns 至 1275ns,具有 5 種不同的步長(0.25ns、0.5ns、1ns、2ns 和 5ns),可使用 3 線串行接口或 8 位并行接口進行編程。

DS1040

DS1040為可調的單脈沖發生器。脈沖寬度范圍為 5ns 至 500ns 和步進 可以使用并行接口在 2.5ns 至 100ns 范圍內編程,具體取決于版本。

DS1045

DS1045為4位雙通道延遲線。該器件具有兩個獨立可編程輸出。延遲范圍為 9ns 至 84ns,步長為 3ns、4ns 或 5ns(取決于版本),可使用并行接口進行編程。

表 1.可編程延遲塊比較

DS1020 DS1021 DS1023 DS1040 DS1045
Vcc 5V 5V 5V 5V 5V
Package 16 引腳 DIP,16 引腳 SO 16 針 SO 16 引腳 DIP,16 引腳 SO 8 引腳 DIP,8 引腳 SO 16 引腳 DIP,16 引腳 SO
可用步長 (ns) 0.15, 0.25, 0.5, 1, 2 0.25, 0.5 0.25, 0.5, 1, 2, 5 2.5, 15, 20, 30, 40, 50, 100 3, 4, 5
程序步驟數 256 256 256 5 16
脈沖寬度的最小/最大延遲 (ns) 10/520 10/138 0/1275 5/500 9/84
使? 是的 是的 是的 是的
參考/PWM輸出? 是(參考/PWM 引腳)
有源電源電流 30毫安 30毫安 60毫安 75毫安 35毫安
輸出數量 1 1 1 2(輸出、輸出引腳) 2
編程接口 3 線或 8 位并行 3 線或 8 位并行 3 線或 8 位并行 3 位并行 4 位并行

注意

:此處提供了設備規格以供設備比較。如果本應用筆記與數據手冊不一致,則以數據手冊為準。

非可編程延遲線比較

2表3列出了每個非可編程延遲塊的一些器件規格。有并行和抽頭的不可編程延遲線。

并行延遲線

下面列出的器件是并行延遲塊。平行延遲塊具有多個獨立的延遲單元。并行延遲塊的功能圖見圖2。

pYYBAGP4b7CAe94_AAAdsRsoZdU799.gif


圖2.非可編程三合一并行延遲塊功能圖。

DS1013/DS1135/DS1135L

DS1013、DS1135和DS1135L為三合一硅延遲線。DS3為1.1135V高速版本,推薦替代DS5和DS0。DS1013L是DS1035的1135.3V版本,推薦替代DS3。所有這些器件都具有前沿和后沿精度。DS1135/DS1033L的標稱延遲容限優于DS1135。DS1135的標稱延遲容差為±1013.1013ns,DS2/DS0L的標稱延遲容差為±1135.1135ns。DS1有0個版本(虛線號),延遲從1013ns到17ns不等。DS10有200個版本,延遲從1135ns到8ns。DS6L有30個版本,延遲從1135ns到6ns。

DS1033/DS1035

DS1033為3.3V器件,DS1035為5.0V器件。兩款器件均具有 3 個獨立的延遲,具有前沿和后沿精度。標稱延遲容差為 ±1.5ns。DS1033有7個版本,延遲范圍為8ns至30ns。DS1035有8個版本,延遲范圍為6ns至30ns。DS1135是DS1035的推薦替代品,DS1135L是DS1033的推薦替代品。

DS1044

DS1044具有與DS1035相同的容差,但它具有4個延遲,而不是3個延遲。此外,可用的延遲略有不同。DS1044有10個版本,延遲范圍為5ns至25ns。標稱延遲容差為 ±1.5ns。

DS1007

DS1007具有7個延遲。前 4 個延遲(1 至 4)可以設置在 3ns 到 10ns 之間,并且僅具有前沿精度。最后 3 個延遲(5 至 7)可以設置在 9ns 和 40ns 之間,并具有前沿和后沿精度。標稱延遲容差為 ±2.0ns。

表 2.非可編程并行延遲線比較

DS1013 DS1033 DS1035 DS1135 DS1135L DS1044 DS1007
Vcc 5V 3.3V 5V 5V 3.3V 5V 5V
Package 14 引腳 DIP,16 引腳 SO,8 引腳 DIP 8 引腳 DIP,8 引腳 SO 8 引腳 DIP,8 引腳 SO 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 8 引腳 SO,8 引腳 μSOP 14 引腳 DIP,14 引腳 SO 16 引腳 DIP,16 引腳 SO
獨立延遲數 3 3 3 3 3 4 7
可用延遲總數 (ns) 10 到 200 8 到 30 6 到 30 6 到 30 10 到 30 5 到 25 3 至 10、9 至 40
標稱公差 ±2.0納秒 ±1.5納秒 ±1.5納秒 ±1.0納秒 ±1.0納秒 ±1.5納秒 ±2.0納秒

注意

:此處提供了設備規格以供設備比較。如果本應用筆記與數據手冊不一致,則以數據手冊為準。

抽頭延遲線

下面列出的器件是具有前沿和后沿精度的分接延遲塊。抽頭延遲線具有多個串聯的延遲單元。當應用需要具有一個輸入和多個延遲輸出的延遲線(例如多相時鐘)時,分接延遲非常有用。有關抽頭延遲塊功能圖,請參見圖3。

pYYBAGP4b7GAWKhWAAAe7soXu9Q520.gif


圖3.非可編程5抽頭延遲線功能圖。

DS1000

DS1000已經過時,但已被引腳對引腳兼容的DS1100取代。請參見下面的DS1100/DS1110L部分。

DS1004

DS1004為5抽頭延遲線。延遲范圍為 5ns 至 25ns。步長從 2ns 到 5ns 不等,具體取決于器件的版本。輸入到抽頭的標稱延遲容差為 ±1.5ns。DS1004還具有±0.75ns的抽頭到抽頭標稱容差。

DS1005

DS1005也是5抽頭延遲線,但延遲和步長都比DS1004大。延遲范圍為 12ns 至 250ns。步長從 12ns 到 50ns 不等,具體取決于器件的版本。輸入到抽頭的標稱延遲容差為 ±2ns。

DS1100/DS1100L

DS1100和DS1100L為5抽頭延遲線。DS1100和DS1100L是改進型,分別是DS1000的5V和3.3V版本的直接替代品。延遲范圍為 4ns 至 500ns。步長從 4ns 到 100ns 不等,具體取決于器件的版本。輸入到抽頭的標稱延遲容差為 ±2ns。

DS1010

DS1010為10抽頭延遲線。延遲范圍為 5ns 至 500ns。步長從 5ns 到 50ns 不等,具體取決于器件的版本。輸入到抽頭的標稱延遲容差為 ±2ns。

DS1110/DS1110L

DS1110和DS1110L為10抽頭延遲線。DS1110和DS1110L分別是DS1010的改進型和5V和3.3V版本的直接替代品。DS5的延遲范圍為500ns至1110ns,步長為5ns至50ns,具體取決于器件的版本。DS10L的延遲范圍為500ns至1110ns,步長為10ns至50ns,具體取決于器件的版本。DS2/DS1110L的輸入抽頭標稱延遲容差為±1110ns。

表 3.非可編程抽頭延遲線比較

DS1004 DS1005 DS1100 DS1100L DS1010 DS1110 DS1110L
Vcc 5V 5V 5V 3.3V 5V 5V 3.3V
Package 8 引腳 DIP,8 引腳 SO 14 引腳 DIP,16 引腳 SO,8 引腳 DIP 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 14 引腳 DIP,16 引腳 SO 14 引腳 DIP,16 引腳 SO,14 引腳 TSSOP 14 針 TSSOP
抽頭數量 5 5 5 5 10 10 10
Delat to First Tap (ns) 5 12 到 50 4 到 60 4 到 60 5 到 100 5 到 50 5 到 50
點按遞增(步長)(納秒) 2、3、4 或 5 12 到 50 4 到 100 4 到 100 5 到 100 5 到 50 5 到 50
可用延遲總數 (ns) 5 到 25 12 到 250 4 到 500 4 到 500 5 到 500 5 到 500 5 到 500
標稱公差 ±1.5納秒 ±2納秒 ±5納秒 ±5納秒 ±5納秒 ±5納秒 ±5納秒

注意:此處提供了設備規格以供設備比較。如果本應用筆記與數據手冊不一致,則以數據手冊為準。

結論

本應用筆記比較了Maxim的延遲塊,以幫助客戶選擇適合其應用的器件。這種比較將防止客戶篩選多個數據表和在線參數數據庫。

審核編輯:郭婷

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 電源
    +關注

    關注

    182

    文章

    16637

    瀏覽量

    245364
  • Maxim
    +關注

    關注

    8

    文章

    859

    瀏覽量

    86714
  • DIP
    DIP
    +關注

    關注

    0

    文章

    236

    瀏覽量

    29819
收藏 人收藏

    評論

    相關推薦

    Dallas Semiconductor的延遲線如何工作

    Dallas Semiconductor的延遲線如何工作
    發表于 03-27 15:52

    有誰使用過延遲線······

    ·····我對延遲線不太了解·那位大蝦能夠介紹一下·和使用方法·我要對一個信號進行幾微秒的延遲·····用哪款型號的比較好·最好能夠有使用方法·先謝謝了·
    發表于 09-05 09:16

    856717延遲線濾波器

    856717延遲線濾波器產品介紹856717報價856717代理856717咨詢熱線856717現貨,王先生 深圳市首質誠科技有限公司856717是一個延遲線濾波器設計為一個極寬帶設備與中心頻率為
    發表于 07-16 10:18

    SY89297U,GB以太網交換機延遲線評估板

    SY89297U,GB以太網交換機延遲線評估板。 SY89297U,2.5 / 3.3V 3.2Gbps雙通道CML可編程延遲線評估板
    發表于 01-30 15:24

    通過數字控制和模擬控制延遲輸入信號的SY89296L可編程延遲線評估板

    SY89295L評估板,用于SY89295L,2.5V / 3.3V,2.5 GHz可編程延遲線的評估板,可使用數字控制信號延遲輸入信號。 SY89295L是一個可編程
    發表于 03-05 08:20

    SY89296L 2.5V/3.3V 2.5GHz可編程延遲線評估板

    SY89296L評估板,用于SY89296L,2.5V / 3.3V,2.5 GHz可編程延遲線的評估板,可使用數字控制信號延遲輸入信號。 SY89296L是一個可編程
    發表于 03-05 09:14

    如何計算延遲線的最大工作頻率

    算出最大頻率(f IN_MAX)。表2列出了Maxim提供的各種非可編程器件的最大允許頻率示例。對于其他供應商提供的延遲線,可以執行類似的計算。表2.非可編程
    發表于 06-03 13:48

    關于延遲線的問題

    如圖所示,兩個射頻信號要在混頻器里面混頻,但是那個信號到達混頻器的時間不一樣,國內有這種延遲線系統,可以調節射頻信號的延遲嗎?
    發表于 06-07 14:14

    基于CARRY4延遲線的設計怎么實現?

    你好朋友,我想與您分享我當前的問題并得到您的建議。我正在研究基于CARRY4延遲線的設計,以便對其輸出進行采樣,并且在每個時鐘上升沿,我想將采樣輸出與CARRY4延遲線鏈的舊鎖存輸出進行比較。我配置
    發表于 06-19 12:44

    計數比較器和延遲線混合結構生成PWM信號的verilog代碼

    11位的輸入信號,低5位用延遲線和多選器實現,高6位用計數器和比較器實現,有木有大神會寫這個的,其中那個延遲線怎么實現啊,直接用D觸發器可以嗎
    發表于 11-28 20:44

    電視機的亮度延遲線的制作方法分享

    檢測時,可通過測量亮度延遲線輸入端與輸出端之間的電阻值是否正常來判斷其是否損壞。用萬用表R×10 kΩ檔測量亮度延遲線輸入端與輸出端之間的電阻值(正常值為30~40 Ω)。若測得阻值為無窮大,則表明
    發表于 05-24 07:43

    Data Delay Device, Inc模擬和數字延遲線以及延遲線應用模塊和濾波器的設計者

    (數字可編程脈沖發生器、動態記憶定時器、門控振蕩器和脈沖控制器)。Data Delay Device, Inc數字延遲線與最常用的半導體系列(如 TTL、FAST、ECL、100K ECL、CMOS
    發表于 06-04 17:02

    延遲線,延遲線是什么意思

    延遲線,延遲線是什么意思  延遲線  delay line  用于將電信號延遲一段時間的元件或器件稱為延遲線。
    發表于 03-09 11:33 ?8053次閱讀

    基于CPLD的數字可編程延遲單元的設計

    本內容提供了基于CPLD的數字可編程延遲單元的設計,希望對大家有所幫助
    發表于 09-20 14:40 ?30次下載
    基于CPLD的數字<b class='flag-5'>可編程</b><b class='flag-5'>延遲</b>單元的設計

    DS1045雙通道4位可編程延遲線的器件特性

    DS1045為4位雙通道可編程延遲線,支持兩個可編程輸出,從 單輸入。該CMOS器件能夠以二進制步進產生輸出,最大延遲 高達 84 ns。選擇四個標準器件之一將允許2、3、4或5 ns
    的頭像 發表于 02-21 09:46 ?1223次閱讀
    DS1045雙通道4位<b class='flag-5'>可編程</b><b class='flag-5'>延遲線</b>的器件特性
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>