<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于BAW技術的時鐘解決海量數據下的精準時鐘需求

Robot Vision ? 來源:電子發燒友網 ? 作者:李寧遠 ? 2022-12-21 00:25 ? 次閱讀
電子發燒友網報道(文/李寧遠)時鐘信號,我們常常在電子組件中看到但很少深入了解,它被用于同步電路,保證相關電子組件能夠同步運作。傳統的時鐘使用外部石英晶體,通過晶體振蕩保證精確的節奏。

BAW體聲波技術,一種微諧振器技術,這項技術很早就在濾波器中得以應用,用于過濾通信信號。在無線通信正朝著高通信頻率、高傳輸速率和高集成化方向發展中,微諧振器技術開始集成時鐘功能提升時鐘性能。使用該技術可以將高精度和超低抖動時鐘直接集成到包含其他電路的封裝中。BAW技術比外部石英晶體體積更小,能通過網絡提供更清晰的有線和無線信號,可以為從無線消費電子產品到高端工業系統等一系列領域提供更高質量的通信和更高的效率。

5G與BAW

從BAW應用最廣泛的濾波器角度來說,BAW諧振器的關鍵屬性是具備存儲結構內的最大聲能,用以獲得高電氣Q因子值,BAW 技術比SAW技術在更高頻段、更大帶寬下能保持更高的性能。這一點非常重要,在高頻段里,BAW技術的表現是更好的。在龐大數據量的應用里需要精準的時鐘,BAW技術也是最合適的。

在5G已經到來,且逐步擴大其應用范圍的今天,更高帶寬和更快數據速率的巨大需求需要通過不斷的網絡升級實現。傳輸速率越來越快,對時鐘的要求也越來越嚴格。假設在速率400Gbps時,400Gbps收發器使用四電平脈沖幅度調制(PAM-4)方案來傳輸數據,這與傳統的非歸零調制方案相比,可在相同帶寬下實現更高的數據速率。

而行業標準802.3bs對PAM-4發射器有非常嚴格的發射抖動要求,僅將整個發射機抖動的一小部分分配給網絡同步器生成的參考時鐘,對集成RMS抖動要求能做到低。當前的時鐘和石英晶振器件已經開始跟不上數據量迅猛增長的腳步,參考時鐘的損傷(如相位噪聲)會導致調制信號失真,這在設計更高頻率和更寬帶寬時會出現不少問題。

在5G升級的推動下,BAW技術時鐘能有效減少誤碼和鏈路損傷,有助于在網絡同步器的輸出時鐘上實現超低抖動。

BAW振蕩器VS石英振蕩器

石英晶體振蕩器(XOs)已經主導了時間參考市場很久很久,這些晶體振蕩器已經覆蓋了從低端(實時時鐘)到高端(復雜無線電、GPS和軍用/航空)應用。石英諧振器有兩種不同的方式集成,成為一個獨立的振蕩器裝置,每種方法都有各自的優缺點。第一種方法是將晶體諧振器與振蕩電路相結合(SPXO),并簡單地添加輸出驅動器來支持不同的輸出類型,這種辦法很簡單,但能支持的頻率極其有限,頻率支持完全依賴于所使用的石英晶體。
pYYBAGOh1GCAEYPcAAFBrtSlKgg771.png?
BAW振蕩器模塊,TI

另一種晶體集成的方法,是基于PLL,其VCO工作頻率更高(通常為GHz)。在頻率的支持上這種方法更全面,但也需要更多的核心模塊,這意味著尺寸和能耗的上升。而且,PLL校準和鎖定將導致啟動時間較慢,通常在10 ms或以上。

IC的BAW振蕩器解決方案,包含BAW諧振器、分數輸出分頻器(FOD)和輸出驅動器,它們一起產生一個預先編程的輸出頻率。這種BAW振蕩器在規格上接近于SPXO,但是它能夠輸出的頻率沒有SPXO那樣的限制,簡單來說就是用接近于SPXO的規格實現了基于PLL/VCO石英振蕩器的頻率。而且BAW振蕩器通常啟動時間極快,不會出現PLL校準和鎖定導致啟動時間較慢這種問題。
poYBAGOh1G6AXE_6AAObGayyu4A297.png?
BAW 超低抖動時鐘,TI

對所有的時鐘產品,抖動是核心性能。BAW諧振器技術不需要高頻VCXO,只需現成的低成本標準低頻振蕩器,就可將高精度和超低抖動時鐘直接集成到包含其他電路的封裝中。以TI的LMK6系列BAW振蕩器為例,小于60fs的集成RMS抖動遠低于PAM-4 串行器/解串器方案里交換機專用 IC 要求在12kHz至20MHz頻段內的最大集成參考時鐘抖動為150fs的要求。同時在振動方面,BAW振蕩器由于振動而表現出最小的頻率偏差相比于晶體振蕩器有著數量級的改進。

小結

現在越來越多的無線技術被設計進入到電子產品中,而且要在PCB部分不使用太復雜的計算就可以設計好的無線模塊。而且在數據速率不斷攀升的趨勢下,石英晶振越來越難以達到靈活性、尺寸、成本以及抖動性能上的各種要求?;贐AW技術的時鐘,大大減少了設計難度,并解決了當前石英晶振器件的局限性。

隨著5G進一步普及,在工業自動化、電動汽車、醫療設備、樓宇自動化以及電網設施這些對于數據和穩定性都有較高要求的應用,基于BAW技術時鐘會大有可為。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • BAW
    BAW
    +關注

    關注

    3

    文章

    98

    瀏覽量

    18499
收藏 人收藏

    評論

    相關推薦

    GPS標準時鐘系統(北斗子母鐘系統)設計構造原理特點

    時鐘系統是校園網絡中一個重要的精準計時系統,隨著網絡的普及,許多校園都建了自己的校園專網,使用的網絡設備和服務器也日益增多,這些設備都有自己的時鐘,而且是可以調節的。但是無法保證網絡中的所有設備
    的頭像 發表于 05-10 10:10 ?107次閱讀
    GPS標<b class='flag-5'>準時鐘</b>系統(北斗子母鐘系統)設計構造原理特點

    如何實現PTP協議的精準同步時鐘?

    尊敬的技術大牛們,你們好! 現有一項目需要用到貴公司的STM32F4系列產品,由于業務場景對時鐘同步精度要求很高。所以需尋求你們的技術支撐,提供關于STM32F4系列的PTP協議或IEEE1588協議的參考代碼!以便實現PTP的
    發表于 03-26 07:57

    虹科技術|PTP時鐘源設備全攻略:從普通時鐘到透明時鐘的進階之路

    導讀:在現代通信技術中,精確時間同步對于保障網絡性能至關重要。PTP(Precision Time Protocol)時鐘源設備作為實現高精度時間同步的關鍵組件,其配置和選擇對于網絡架構師和工程師
    的頭像 發表于 02-26 16:19 ?203次閱讀
    虹科<b class='flag-5'>技術</b>|PTP<b class='flag-5'>時鐘</b>源設備全攻略:從普通<b class='flag-5'>時鐘</b>到透明<b class='flag-5'>時鐘</b>的進階之路

    賽思時鐘系統精準助力巴基斯坦電視臺廣電傳播!

    賽思時鐘系統助力巴基斯坦國家電視臺(PTV)廣電傳媒業務精準開展。
    的頭像 發表于 12-08 19:11 ?222次閱讀
    賽思<b class='flag-5'>時鐘</b>系統<b class='flag-5'>精準</b>助力巴基斯坦電視臺廣電傳播!

    時鐘樹是什么?介紹兩種時鐘樹結構

    今天來聊一聊時鐘樹。首先我先講一下我所理解的時鐘樹是什么,然后介紹兩種時鐘樹結構。
    的頭像 發表于 12-06 15:23 ?686次閱讀

    什么是時鐘芯片?時鐘芯片的工作原理 時鐘芯片的作用

    什么是時鐘芯片?時鐘芯片的工作原理 時鐘芯片的作用 時鐘芯片是一種用于計算機或其他電子設備中的集成電路,它提供精準
    的頭像 發表于 10-25 15:02 ?3128次閱讀

    fpga跨時鐘域通信時,慢時鐘如何讀取快時鐘發送過來的數據?

    fpga跨時鐘域通信時,慢時鐘如何讀取快時鐘發送過來的數據? 在FPGA設計中,通常需要跨時鐘域進行數據
    的頭像 發表于 10-18 15:23 ?670次閱讀

    北斗衛星時鐘如何調整時間?

    面站的控制中心發送信號,向衛星時鐘發送校準指令。這個指令將包含精準的時間數據,衛星時鐘會根據這些數據來進行校準。 根據北斗衛星
    的頭像 發表于 10-12 09:26 ?1617次閱讀
    北斗衛星<b class='flag-5'>時鐘</b>如何調整時間?

    Xilinx 7系列FPGA的時鐘結構解析

    通過上一篇文章“時鐘管理技術”,我們了解Xilinx 7系列FPGA主要有全局時鐘、區域時鐘、時鐘管理塊(CMT)。 通過以上
    發表于 08-31 10:44 ?1369次閱讀
    Xilinx 7系列FPGA的<b class='flag-5'>時鐘</b>結構解析

    時鐘電路是晶振電路嗎 時鐘電路布局走線設計方法

    時鐘電路用于產生穩定的時鐘信號,常見于數字系統、微處理器、微控制器、通信設備等。時鐘信號用于同步各個電子元件的操作和數據傳輸,確保系統的正常運行。
    的頭像 發表于 08-03 14:46 ?2333次閱讀

    時鐘域信號如何處理 跨時鐘域電路設計

    在一個復雜的SoC(System on Chip)系統中,不可能只有一個時鐘。我們一般認為,一個時鐘控制的所有寄存器集合處于該時鐘時鐘域中。
    的頭像 發表于 08-01 15:48 ?1182次閱讀
    跨<b class='flag-5'>時鐘</b>域信號如何處理 跨<b class='flag-5'>時鐘</b>域電路設計

    STM32有幾個時鐘源 STM32系統時鐘專題講解

    在數字電路中時鐘是整個電路的心臟,電路的的一舉一動都是根據時鐘節拍下進行的,隨著信息量逐漸提高,對硬件信息處理能力提出了更大的需求,時鐘作為數字硬件的關鍵成員,其性能需要我們關注,尤其
    的頭像 發表于 07-27 16:12 ?1723次閱讀
    STM32有幾個<b class='flag-5'>時鐘</b>源 STM32系統<b class='flag-5'>時鐘</b>專題講解

    SPI時鐘極性和時鐘相位

    且在向高電平轉變的期間。CPHA 為選擇時鐘相位。 根據CPHA位的狀態,使用時鐘上升沿或下降沿來采樣和/或移位數據。主機必須根據從機的要求選擇時鐘極性和
    的頭像 發表于 07-21 10:08 ?3690次閱讀
    SPI<b class='flag-5'>時鐘</b>極性和<b class='flag-5'>時鐘</b>相位

    什么是時鐘門控技術?為什么需要控制時鐘的通斷呢?

    開始之前,我們首先來看一下什么是時鐘門控(clock gating)技術,顧名思義就是利用邏輯門技術控制時鐘的通斷。
    的頭像 發表于 06-29 15:38 ?1443次閱讀
    什么是<b class='flag-5'>時鐘</b>門控<b class='flag-5'>技術</b>?為什么需要控制<b class='flag-5'>時鐘</b>的通斷呢?

    FPGA跨時鐘域處理方法(三)

    所謂數據流跨時鐘域即:時鐘不同但是時間段內的數據量一定要相同。
    的頭像 發表于 05-25 15:19 ?1285次閱讀
    FPGA跨<b class='flag-5'>時鐘</b>域處理方法(三)
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>