Allegro 16.6自動修改差分線線寬線距的方法:
Route->unsupported prototypes->Resize/Respace Differential Pairs
1.
2.
審核編輯:劉清
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
Allegro設計
+關注
關注
0文章
10瀏覽量
5554
原文標題:Allegro 16.6自動修改差分線線寬線距的方法
文章出處:【微信號:pcbgood,微信公眾號:奈因PCB電路板設計】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
PADS PCB功能使用技巧系列 —— 如何走差分線?
Properties,如下圖所示。(3)在彈出的對話框中,可設置相應的線寬及線距,此處分別設置為8與6(8:8:6)。點擊OK,即完成差分對的定義。
發表于 01-12 15:38
一般FPC做LVDS信號, 線寬,差分線-間距 間距是多少
一般FPC做LVDS信號, 大家的線寬,差分線-間距, 及對其他網絡的間距是多少呢?還有個別情況,一個通道上到800MHZ以上的呢?
發表于 02-03 10:16
PCB設計軟件allegro16.6演示區域規則的設置
的特殊線寬、線距要求在某些區域中又不適于使用,這就需要進行區域規則的設置。首先,同樣需要打開allegro16.6菜單欄選擇setup->constraints->constraint
發表于 12-28 10:45
allegro差分線的設置步驟
一般的,需要自己先提前計算好層疊,阻抗,計算好單端和差分的線寬,線距,計算之前,需要自己根據BGA間距,走線密度等,做一個預估,這樣,計算出
發表于 05-22 06:57
allegro16.6走線快捷鍵設置
allegro16.6走線快捷鍵設置#切換線寬#funckey 0c options acon_line_width constraint #默認線寬#funckey 04 optio
發表于 07-12 14:06
PCB設計中線寬線距的重要性
距離,設置到6mil以上(可設計區域規則管控)。
重要信號,如時鐘、差分、模擬信號等,須滿足3W距離或者包地處理。線與線之間的距離保持3倍線寬。是為了減少線間串擾,應保證線間距足夠大,
發表于 09-01 10:51
評論