背板連接器如何實現高速與高密

電子發燒友網報道(文/周凱揚)高速、高密無疑是背板連接器發展的重要方向，而高速與高密之間，存在著不可避免地相互制約的關系，接口密度越高信號間的串擾風險一定會隨之變大，最高信號速率難免就會受到束縛，所以如何在二者中取舍平衡，既能實現高速，又能實現高密，找到應用場景下這個最契合的平衡點是一大難點。

可以預見的是，隨著數據中心，企業網絡和高性能計算市場的高性能/低功耗半導體芯片組的激增，高速背板連接器這種基礎設施開始了大幅增長。高速背板連接器類似“橋梁”的作用必須實現快速、穩定、低損耗、高保真的傳輸，才能保證高端存儲設備以及高性能的服務器完整功能的正常發揮。

高速信號傳輸有多高?

一般來說，目前高速背板連接器的數據傳輸速度分為三個檔次，28 Gbps，56 Gbps以及112 Gbps。在高速背板連接器56 Gbps以上的高端應用領域，目前還是只有一些國際主流國際大廠能把握好超高速下連接器高密的平衡點，并實現量產化。目前國內最高水平尚只能做到56 Gbps，在大多數情況下，56 Gbps的數據速率已經足夠。

超高的數據速率只是高速背板連接器性能的一方面，如果在高端存儲設備以及高性能的服務器上實現112 Gbps的連接，通常會在電纜母端集成高速背板連接器，另一端集成多種中板或 I/O 產品，繞過印刷電路板并最大限度地減少插入損耗和串擾現象。112Gbps速度的實現肯定會使觸點密度大幅增加，信號與信號間的距離大幅減少，信號間因為相互耦合而產生的串擾也會更嚴重。為了在超高速率下減少串擾，每一家高速背板連接器廠商都會有自己的應對辦法。

像Amphenol的Paladin技術在實現112Gbps超高速率的同時，表現出來的是超過40GHz的平穩線性傳輸速率，這個平穩線性度應該是目前市場上最高的。這意味著Paladin該技術盡可能地將串擾降到了最低，保證了相當一致的信號完整性。而且從超40GHz的平穩線性傳輸速率也能夠看出，其對信號端子的短柱諧振抑制得很好，確保了速率的高也保障了速率的穩。

高速背板連接背后的工藝加持

從設計上來說，高速背板連接器需要保證較高的設計靈活度以及較高的設計余量，保證可拓展性是其極具成本效應的升級方式，不管是從25 Gbps擴展至56 Gbps，還是從56 Gbps拓展到112Gbps。降低運行噪聲、減少插入損耗低、減少斜切，這些都能給高速背板連接器提供設計靈活性和高設計余量。

信號端子在高速差分對中水平排列可以實現零斜切，這不僅簡化了電路板設計，還同時提高信號完整性，節省了相當大一部分電路板空間。而且斜切的減少，減少了噪聲消除的相關工作，不依賴噪聲消除這個能力在高速連接應用中是至關重要的。在保證靈活度上做得最好的可以參考TE的C形、360°接地設計。位于端子水平堆疊底部的有額外“獨立”的屏蔽以實現全面的屏蔽，即使接地端與信號端之間出現1.5mm未插接空間，也可維持電氣性能。這種360°的屏蔽也是維持信號完整裕度的一種辦法，而且充裕的電氣裕度提供了更高的PCB靈活性。

還有一種辦法就是構建無中間平面PCB的開放式結構，這種辦法在不刻意追求超高速率的情況下實現了目前最高的密度，可以達到2.00mm柱間距。

從電氣規格的角度來講，為了保證高速背板連接器的速率與可靠性，Power Sum FEXT最好低于-50dB;插入損耗是越小越好，不管是通過對信號束接口進行改善，配置寬槳尖形頂端還是采用其他辦法，將插入損耗控制在1dB肯定會讓整個系統穩定型大大上升;為了保證高速傳輸下連接的電氣穩定性，在整個連接器包括占用位置和插接接口上進行共模阻抗控制是非常有必要的。

小結

高速背板連接器是針對終端高性能、高速率、高帶寬的系統需求而設計的，不管是其革命性的設計56Gbps驚人速度的傳輸數據，還是提供高達112Gbps充足的可擴展性，大量增加的數據流量輸送和回程都會需要這種新興的高性能高速背板連接器的支持。

原文標題：工藝加持下的背板連接器有怎樣的高傳輸速率

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅