<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

深入剖析功率器件封裝失效分析及工藝優化

君芯科技 ? 來源:輕工科技2021年第37卷第7期 ? 作者:陳逸晞 ? 2021-07-05 16:45 ? 次閱讀

【摘 要】 伴隨功率金氧半場效晶體管mosfet電流和工作電壓的大幅度增加,以及芯片尺寸的逐漸減小,從而導致器件芯片內部電場也相應增大。這些現象都嚴重影響功率M0SFET的可靠性,怎樣提升功率器件的可靠性備受業界的期待。而其中關鍵的影響因素是功效器件封裝失效的問題。本文介紹功率器件封裝的內涵和分類,通過對失效機理的分析,提出功率器件封裝工藝優化的路徑。

封裝工藝是為了提升電子設備運行的可靠性,采取的相應保護措施,即針對可能發生的力學、化學或者環境等不確定因素的攻擊,利用封裝技術和特殊材料對電子設備進行保護。封裝技術已經廣泛應用于航空航天設備、汽車、計算機以及移動通信設備等諸多領域中。

但伴隨著超低壓、超高壓、強濕熱、大溫差等特殊條件下電子設備運行要求的增加,加之封裝器件日趨大功率應用、小尺寸化、功能高集成化以及越發復雜化的因素,經常發生因為封裝失效引起電子設備運行過程中故障問題,嚴重影響了功率器件的可靠性。因此,封裝失效問題以及如何對封裝工藝進行優化,是目前封裝行業需要研究的課題 [1] 。

1 功率器件封裝簡介及分類

1.1 封裝簡介在芯片的應用過程中,封裝(Package)工藝是必不可少的。簡單地說,該工序就是為半導體集成電路芯安裝一個外殼,具備兩方面的功能,其一是穩定、密封和保護芯片;其二是發揮芯片散熱的作用,其三是連接芯片內部和外部的載體。

從作用機理來說,通常包括連接電氣、物理保護以及標準規格化。封裝質量的好壞直接影響器件運行效率的高低,尤其針對功率半導體器件,封裝還會起到兩方面特殊的作用:良好的封裝可以幫助器件散熱;針對較大的芯片,封裝可以產生封裝和焊接芯片過程中的應力,避免芯片破碎。

1.2 封裝形式分類

1.2.1 塑封直列式封裝塑料封裝最大優勢是適合大批量生產、工藝簡單、成本較低,由此適應性極強,應用和發展的趨勢良好,在封裝行業的總體份額中占比越來越大,在全球集成電路的封裝市場上,95%以上為塑封直列式。消費類電路合格器件的封裝幾乎都是該類型的封裝;

同時工業類電路中也占據很大的比例。該類封裝的形式也是最多的。最普遍使用的有兩種封裝形式:TO—220;TO—247。塑料封裝的電流傳送量很大。為了提升散熱效果,會將塑封器件緊貼線路板或者散熱器,實現最佳的散熱效果。

1.2.2 大功率器件應用模塊隨著近些年日益普及的igbt,可以將單個igbt、兩個或者三個igbt,與控制電路放在一個模塊中實施封裝。而且正在出現的多模塊(mcm)形式,代表了封裝領域的新趨勢。

1.2.3 塑封表面貼裝及其他塑料封裝是一種對功率器件表面貼裝模式,這是80年代得到迅速發展的塑封形式。通常采用兩端和三端進行分立器件的封裝。雖然單個分立器件不需要許多端子,但是端子的增加有利于電流的流動和散熱。例如,t0263、t0262和其他形式的包裝類似于此特性 [2] 。

1.2.4 高可靠性封裝該封裝模式多半在軍工或航天領域應用?;诳煽啃缘囊?,外殼利用金屬封裝。

2 功率器件的失效分析

2.1 焊料空洞導致EOS失效本文借鑒了相關文獻的研究成果,確定了影響器件散熱的因素為焊料的空洞,對不同尺寸空洞影響器件散熱的程度進行深刻分析,并以此為基礎深入探討研究器件芯片可靠性受焊料空洞影響程度及其熱應力的狀況。

目前廣泛應用的環氧塑封料形式呈現熱導系數非常低,熱導體效果不佳,功率器件運行中形成的熱量傳遞的途徑唯有芯片。如圖1所示,圖1中箭頭的方向就是芯片在工作狀態下產生熱的傳輸方向。從圖1中不難看出,如果焊料內空洞形成的原因是器件生產過程中工藝不當,基于空氣導熱系數只有0.03w/ (m.k),表現熱導體的不佳狀態,器件散熱受到影響,在這樣的狀態下長久運行,ESO會因為大量熱量的積累而導致器件失效。

2.2 柵極開路導致EOS失效場效應晶體管(mosfet),是電壓管控的一種手段,在絕緣層的溝道區對柵壓實施有效的管控,而利用柵壓大小的改變對此區域的載流子濃度實施調控,從而確保源漏間電流大小的有效控制。因為打線不牢導致柵極引線升離或是因為長時間的熱循環讓引線跟部裂紋產生斷裂后,產生柵極開路,從而失去柵極控制電流的能力,引發EOS,導致器件失效。

2.3 芯片裂紋導致EOS失效硬而脆的單晶硅晶體具備金剛石的品質,一旦形成硅片受力容易脆斷與開裂。在引線鍵合、晶圓減薄、芯片焊接、圓片劃片等工序中都可以形成硅芯片裂紋。

通常情況下,芯片只是在引線區域外的微裂紋,就難以被發現,最糟糕的情況是在工藝實施中沒有發現芯片裂紋,更甚者是電學測試芯片的時候,微裂紋的芯片與沒有裂紋的芯片在電特反應上不存在差別,但微裂紋會危及封裝后器件的可靠性、降低器件的使用年限。裂紋只有下列幾種情況才能顯示出來:采用十分靠譜的高低溫循環實驗或者是器件散熱時候瞬間加熱,呈現不匹配的芯片和封裝材料熱膨脹系數,還有運行中的外界應力作用等。否則是難以發現裂紋的,這也會成為器件封裝失效的原因。

3 功率器件封裝工藝優化研究

3.1 問題分析在功率器件封裝工藝中,最關鍵的工序就是芯片焊接 [3] 。焊接過程是利用熔融合金焊料將芯片與引線框架結合,使引線框架散熱器與芯片集熱器的歐姆接觸形成良好的散熱途徑。因為性質不同的粘結劑和固體表面,以及化學、吸附、力學、靜電、配位鍵、擴散等諸多因素,并不能對不同表面和粘結劑粘結的道理做出清楚解釋。

同時,氣體、油污、塵埃等污染物都會被固體表面所吸附,導致表面因為氧化膜而污跡斑斑。

另外,基于加工精度的影響,因為加工精度不夠,固體表面會存在宏觀和微觀的幾何形狀誤差,粘貼的界面只是中幾何面積的2%-7%,所以,嚴重降低了粘結劑對固體表面的保濕功能。

所以,針對器件封裝的芯片焊接工藝,焊料中的空洞成為最嚴重的問題,不僅削弱了器件的散熱能力、阻礙了與歐姆接觸,更對功率器件的可靠性構成威脅。

由于芯片必須先焊接在引線框架上,然后將芯片連接到框架上,最后實施高溫焊接,因為器件和粘合劑類型的差異性,也會呈現不同的焊接曲線和溫度。3.2 優化措施確定在優化電源裝置的焊接工藝之前,對該裝置進行 x 射線掃描。結果表明,焊料空洞約占芯片面積的1%-7% 。

按照電源裝置的有關規定,焊料里的空洞大小不超過芯片面積的百分之十才可定性為合格產品??墒窃诰唧w的運行實踐顯示,就算低于10%的空洞面積的器件可靠性也難以保障。本文的試驗利用對時間曲線、焊接溫度的優化,以減少焊料的空洞,明顯提升了器件的可靠性、讓使用壽命得以有效延長。

3.3 優化效果對比分析在進行芯片封裝工藝優化之前,試驗樣品選擇的片焊溫度-時間曲線溫度最高值358.9℃,熔融時間為37分鐘,焊接后降溫速率是9.71℃/秒;工藝實施優化后,芯片焊接溫度-時間曲線的最高溫度為358.3℃,需要39分熔融時間,焊接后的降溫速率為8.95℃/秒。

提升相關工序的溫度,可以促進芯片下悍膏的流動性,加速悍膏內空氣的排出;而對焊后降溫速率的降低,有助于對芯片的保護,最大限度避免芯片產生裂紋。針對優化措施前、優化措施后,隨機分別抽取5個樣品,利用X—Ray對焊料的空洞實施測量同時對兩者的結果進行比較,結果顯示,在工藝優化措施實施前焊料空洞量為1.4%-6.6%之間。

優化前,芯片焊接空洞的孔隙率不同,部分孔隙率甚至達到10% 的最大范圍。而對芯片的焊接采用優化措施后的焊接曲線,器件的焊料空洞已經沒有,表現顯著的優化效果。焊接溫度的提高會讓熱應力加強,但優化結果獲悉,焊料的空洞更能夠減少。

因為考慮到提升器件的可靠性,雖然極大的應力會因為焊接溫度升高而加大,但空洞減少的價值和意義更大。同時測試優化前后的樣品采用Undamped Inductive Loading進行測試,Uil 可以作為衡量設備阻力的參數。

測試原理如下: 將柵極電壓施加到器件上后,由外部電源對電感器進行充電,直至電感器產生預期的電流測試值,從而完成電感器的充電過程; 電感器對器件進行反向放電,完成電感器的放電過程。感應器反向放電到設備,會導致器件的雪崩狀態,以此測試器件的抗EOS能力。

對優化前后的兩組樣品,隨機抽取15個樣品進行 uil 檢測,測試公式為:V DD =23V,V GS =10V,L=0.3mH。同時,對物態方程的能量和電流進行了比較和分析。實驗結果表明,eos的能量為279.3mj,平均電流為41.8a,沒有焊接腔的 eos 的能量為307.6mj,平均電流為46.1a。

因此,無焊接腔器件必須具有較高的能量和電流才能導致 eos 失效,因此,沒有焊點的器件比有焊點的器件具有更高的抗失效能力。4 結束語盡管目前對封裝實效問題的研究已經成為熱點,也取得了一定成效。但對于封裝失效形成以及演化規律的研究才剛剛開始,以往的多數研究主要是基于對封裝材料的研究,對金屬與聚合物界面的影響關注甚少。

所以,對封裝失效問題的后續的深入研究,必須在現有基礎上進行關鍵的補充,研究領域應該注重封裝功率器件整體的關注,要以器件與封裝材料界面彼此作用前提下,綜合試驗研究與仿真建模研究的實踐數據,對封裝失效過程的形成、變化的軌跡以及多場耦合效應進行全面分析,找出功率器件實際使用壽命低于預期使用壽命的真正原因,為提升封裝工藝以及器件的可靠性提供幫助。

4.1 大數據挖掘技術流程在前面分析過大數據挖掘的概念,即利用數據挖掘技術發現海量數據的特征,通過建立模型來發現數據間的關系,從而為企業發展提供參考。大數據挖掘的流程分為以下幾個階段:數據源 — —數據抽取 — —數據匯集與清洗 — —數據加工 — —數據分析 — —可視化,如圖1所示。

4.2 利用大數據挖掘技術構建財務分析框架圖利用大數據挖掘技術可以構建財務分析框架。構建思路如下:首先確定數據源。該數據源不僅僅指傳統財務分析中的報表財務數據,還有很多非財務數據。其次是數據抽取和數據匯集與清洗,從而得到目標數據。從這些數據源中抽取出對企業有用的信息,或者企業需要分析的某一方面的數據。

例如,企業想通過分析員工的出差天數,或者差旅費來對公司成本進行控制,那么就需要從數據源中抽取相關數據。抽取這些數據之后,需對其進行去重,清洗,截取字段等工作,去除無用信息,保留有用數據。再次是數據挖掘。該步驟包括了數據加工和數據分析。

在該過程中,需要企業利用大數據平臺中的語言和符號,利用規定的算法,模型等來對前一步驟篩選出的財務數據進行處理分析,發現數據內部存在的關系,從而為企業的商機預測和風險防控做鋪墊。最后是數據可視化。

該步驟可以通過形象直觀的內容來表現出財務分析結果的內容,從可視化圖形中可以直觀觀察財務數據和各種指標走勢,使得大數據挖掘技術的結果更加形象生動,并且容易被管理層所理解。根據以上分析,利用大數據挖掘技術構建財務分析框架圖。

5 結語“互聯網+”時代是萬物互聯的時代,也是海量數據和信息的時代,將大數據挖掘技術深入應用到企業財務分析領域還值得更深層次的研究。

當然,要把大數據挖掘技術應用于財務分析,還需要解決以下幾個問題:

一是財務人員的技術問題。企業所雇傭的財務人員是否能夠熟練運用大數據挖掘技術并進行財務工作的開展。

二是企業是大數據平臺問題。自己搭建大數據平臺耗時耗力,而企業通過第三方服務機構購買一些大數據平臺又可能無法滿足自己所有的工作需求。

三是完全依賴網絡處理財務問題。大數據挖掘技術不可避免存在漏洞,也會有很多黑客技術盜竊數據信息,企業如果一味依賴大數據挖掘技術處理財務問題,企業財務乃至整體都會遇到更加嚴重的安全問題 [4] 。因此,企業需要從各個方面合理、安全的利用大數據挖掘技術,讓其為自身所用,而非被其所困。

來源:輕工科技 2021年第37卷第7期

作者:陳逸晞

(以上文章系轉載,并不代表電子發燒友的觀點,如有涉及版權等問題,請聯系我們以便處理)

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    447

    文章

    48292

    瀏覽量

    411488
  • 封裝
    +關注

    關注

    124

    文章

    7377

    瀏覽量

    141325
  • 晶體管
    +關注

    關注

    77

    文章

    9141

    瀏覽量

    135789
  • 大功率器件
    +關注

    關注

    0

    文章

    14

    瀏覽量

    6703
  • 大數據
    +關注

    關注

    64

    文章

    8720

    瀏覽量

    136722

原文標題:功率器件封裝失效分析及工藝優化研究

文章出處:【微信號:jszkjx,微信公眾號:君芯科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    IGBT器件失效模式的影響分析

    功率循環加速老化試驗中,IGBT 器件失效模式 主要為鍵合線失效或焊料老化,失效模式可能存在 多個影響因素,如
    發表于 04-18 11:21 ?201次閱讀
    IGBT<b class='flag-5'>器件</b><b class='flag-5'>失效</b>模式的影響<b class='flag-5'>分析</b>

    高性能功率器件封裝

    分析多方面因素綜合作用下的功率器件失效過程和機理。半導體模塊在實際的工作中不僅涉及熱應力,同時還受振動、濕度等因素影響,現有研究主要集中在溫度對器件
    的頭像 發表于 01-03 16:21 ?522次閱讀
    高性能<b class='flag-5'>功率</b><b class='flag-5'>器件</b>的<b class='flag-5'>封裝</b>

    優化關鍵工藝參數提升功率器件引線鍵合的可靠性

    歡迎了解 聶洪林 陳佳榮 任萬春 郭林 蔡少峰 李科 陳鳳甫 蒲俊德 (西南科技大學 四川立泰電子有限公司) 摘要: 探究了引線鍵合工藝的重要參數對功率器件鍵合可靠性的影響機制,進而優化
    的頭像 發表于 12-25 08:42 ?413次閱讀
    <b class='flag-5'>優化</b>關鍵<b class='flag-5'>工藝</b>參數提升<b class='flag-5'>功率</b><b class='flag-5'>器件</b>引線鍵合的可靠性

    淺談失效分析失效分析流程

    ▼關注公眾號:工程師看海▼ 失效分析一直伴隨著整個芯片產業鏈,復雜的產業鏈中任意一環出現問題都會帶來芯片的失效問題。芯片從工藝到應用都會面臨各種失效
    的頭像 發表于 12-20 08:41 ?1063次閱讀
    淺談<b class='flag-5'>失效</b><b class='flag-5'>分析</b>—<b class='flag-5'>失效</b><b class='flag-5'>分析</b>流程

    深入剖析高速SiC MOSFET的開關行為

    深入剖析高速SiC MOSFET的開關行為
    的頭像 發表于 12-04 15:26 ?483次閱讀
    <b class='flag-5'>深入</b><b class='flag-5'>剖析</b>高速SiC MOSFET的開關行為

    損壞的器件不要丟,要做失效分析!

    損壞的器件不要丟,要做失效分析!
    的頭像 發表于 11-23 09:04 ?279次閱讀
    損壞的<b class='flag-5'>器件</b>不要丟,要做<b class='flag-5'>失效</b><b class='flag-5'>分析</b>!

    IGBT的失效模式與失效機理分析探討及功率模塊技術現狀未來展望

    壓接型IGBT器件與焊接式IGBT模塊封裝形式的差異最終導致兩種IGBT器件失效形式和失效機理的不同,如表1所示。本文針對兩種不同
    的頭像 發表于 11-23 08:10 ?1578次閱讀
    IGBT的<b class='flag-5'>失效</b>模式與<b class='flag-5'>失效</b>機理<b class='flag-5'>分析</b>探討及<b class='flag-5'>功率</b>模塊技術現狀未來展望

    LGA器件焊接失效分析及對策

    介紹LGA器件焊接失效分析及對策
    的頭像 發表于 11-15 09:22 ?724次閱讀
    LGA<b class='flag-5'>器件</b>焊接<b class='flag-5'>失效</b><b class='flag-5'>分析</b>及對策

    鋁硅絲超聲鍵合引線失效分析與解決

    等問題,分析失效原因,通過試驗,確認鍵合點間距是弧形狀態的重要影響因素。據此,基于鍵合設備的能力特點,在芯片設計符合鍵合工藝規則的前提下,提出鍵合工藝
    的頭像 發表于 11-02 09:34 ?506次閱讀
    鋁硅絲超聲鍵合引線<b class='flag-5'>失效</b><b class='flag-5'>分析</b>與解決

    功率固態高功放功率合成失效分析

    電子發燒友網站提供《大功率固態高功放功率合成失效分析.pdf》資料免費下載
    發表于 10-20 14:43 ?0次下載
    大<b class='flag-5'>功率</b>固態高功放<b class='flag-5'>功率</b>合成<b class='flag-5'>失效</b><b class='flag-5'>分析</b>

    基于扇出型封裝結構的芯片失效位置定位方法

    本文主要設計了用于封裝可靠性測試的菊花鏈結構,研究了基于扇出型封裝結構的芯片失效位置定位方法,針對芯片偏移、RDL 分層兩個主要失效問題進行了相應的
    發表于 10-07 11:29 ?533次閱讀
    基于扇出型<b class='flag-5'>封裝</b>結構的芯片<b class='flag-5'>失效</b>位置定位方法

    功率電子器件封裝工藝有哪些

    封裝技術是一種將芯片與承載基板連接固定、引出管腳并將其塑封成整體功率器件或模塊的工藝,主要起到電氣連接、結構支持和保護、提供散熱途徑等作用[4]。
    發表于 08-24 11:31 ?1641次閱讀
    <b class='flag-5'>功率</b>電子<b class='flag-5'>器件</b><b class='flag-5'>封裝工藝</b>有哪些

    半導體器件鍵合失效模式及機理分析

    本文通過對典型案例的介紹,分析了鍵合工藝不當,以及器件封裝因素對器件鍵合失效造成的影響。通過對鍵
    的頭像 發表于 07-26 11:23 ?1163次閱讀

    集成電路封裝失效分析流程

    為了防止在失效分析過程中丟失封裝失效證據或因不當順序引人新的人為的失效機理,封裝
    發表于 06-25 09:02 ?400次閱讀
    集成電路<b class='flag-5'>封裝</b><b class='flag-5'>失效</b><b class='flag-5'>分析</b>流程

    集成電路封裝失效分析方法

    集成電路封裝失效分析就是判斷集成電路失效封裝相關的失效現象、形式(
    的頭像 發表于 06-21 08:53 ?727次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>