<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

將FPGA靈活應變的計算加速與低時延連接結合

YCqV_FPGA_EETre ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2021-05-13 14:13 ? 次閱讀

隨著后疫情時代的來臨,大多數人依然在采用線上視頻會議的工作方式 但是您是否曾經想過 所有會議內容和數據的傳輸需要怎樣的技術? 面對疫情造成的前所未有的視頻流量激增 數據中心運營商也開始重新思考其當前架構并探索在本質上更便于擴展且效率更高的新配置在此背景下 一種有望大幅提升資源利用率的新架構正在興起 這就是“可組合式基礎設施”

可組合式基礎設施

可組合式基礎設施能夠解耦資源并將資源匯集,從而實現了資源的隨處調用。它還能為工作負載提供數量恰好的資源,并經由軟件迅速完成重新配置。 可組合式基礎設施由 CPU 池、SSD 池和加速器池構成,它們互聯在一起并由基于標準的配置框架控制,能極大提高數據中心的資源利用率。在這樣的架構中,不同的工作負載可能有不同的計算、存儲和加速要求,而資源將進行相應分配,避免浪費硬件資源。

時延挑戰

上述方法在理論上似乎很完美,但實際上存在一個嚴重的問題:時延。當您分解資源并將它們移得更遠的時候,就會因 CPU 和 SSD 或 CPU 與加速器之間的網絡流量而導致延遲增大和帶寬縮小。除非您有某種方法來減少網絡流量并提高資源間的互聯效率,否則這會造成嚴重的限制。在解決時延難題方面,FPGA 能發揮三大關鍵作用:

將 FPGA 作為靈活應變的加速器,針對每種工作負載進行定制以實現最佳性能;

FPGA 讓算力貼近數據,從而降低時延,并最大限度縮小所需帶寬;

FPGA 的靈活應變智能架構能夠在不產生額外延遲的情況下實現資源的高效率池化。

靈活應變的加速

基于 FPGA 的計算加速器的第一大優勢就是顯著提升如今亟需的工作負載的性能。在實時視頻流應用的視頻轉碼用例中,FPGA 解決方案的性能通常比 x86 CPU 高出 30 倍,這有助于數據中心運營商解決并發流大幅增加的問題。另一個示例是在基因組測序的關鍵領域。一位近期成為賽靈思客戶的基因組研究機構發現,基于賽靈思 FPGA 的加速器能以比 CPU 快 90 倍的速度獲得結果,幫助醫療研究人員以過去幾分之一的時間完成 DNA 樣本測試。

讓算力更貼近數據

可組合式數據中心內的 FPGA 能發揮的第二大優勢是,讓靈活應變的算力貼近數據。在 SmartSSD 計算存儲器件中使用賽靈思 FPGA,能為過去一般由 CPU 運行的高速搜索、解析、壓縮和加密等功能提速。這有利于卸載 CPU,將其用于更復雜的任務,而且還有助于減少 CPU 和 SSD 之間的流量,從而減少帶寬消耗并降低時延。 與之類似,賽靈思 FPGA 現在也用在 SmartNIC 中。例如賽靈思新款 Alveo SN1000,它不僅能為活動數據加速,提供線速數據包處理、壓縮和加密服務,還能針對特定數據中心或客戶適應定制的切換要求。

智能架構

如果將 FPGA 靈活應變的計算加速與低時延連接結合,便會使得可組合式數據中心更進一步。您可以將高計算強度的工作負載分配給采用自適應智能架構互聯的加速器集群,按需創建高性能計算機。 當然,如果不能以最優加速算法為計算加速器、SmartSSD 和 SmartNIC 編程,然后按正確數量將它們配置給每個工作負載,那么這些好處都是空談。在這方面,我們已經開發出一個綜合全面的軟件協議棧,它利用 TensorFlow 和 FFMPEG 等特定領域行業框架,并配合賽靈思的 Vitis 開發平臺運行。在智能資源分配方面, RedFish 等更高級的配置框架也有用武之地。 在可組合式數據中心掀起的激動人心的變革中 賽靈思器件和加速器卡將成為新型高效架構的關鍵模塊依托快速的可重配置能力、低時延以及能夠適應不斷變化的工作負載的靈活架構賽靈思已經為在這場變革中發揮重大作用做好準備

原文標題:可組合數據中心:讓算力更貼近數據

文章出處:【微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1608

    文章

    21358

    瀏覽量

    594369
  • 數據
    +關注

    關注

    8

    文章

    6531

    瀏覽量

    87771

原文標題:可組合數據中心:讓算力更貼近數據

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    電阻應變片的連接方式有哪些?

    電阻應變片,通常稱為應變片,是一種將機械應變轉換為電阻變化的傳感器。它們廣泛應用于各種工程領域,包括材料測試、結構健康監測和振動分析等。
    的頭像 發表于 05-16 15:51 ?243次閱讀

    借助全新 AMD Alveo? V80 計算加速卡釋放計算能力

    靈活應變能力以實現工作負載優化。Alveo V80 加速卡現已量產出貨,其能提供較之上一代加速卡至高 2 倍的帶寬與計算密度1,并為使用 AMD Vivado? 設計套件的
    發表于 05-16 14:09 ?80次閱讀
    借助全新 AMD Alveo? V80 <b class='flag-5'>計算</b><b class='flag-5'>加速</b>卡釋放<b class='flag-5'>計算</b>能力

    HarmonyOS實戰開發-如何實現音頻錄制和播放,AudioVivid音樂播放的相關功能

    介紹 本示例主要展示了音頻錄制和播放,AudioVivid音樂播放的相關功能: 錄制。
    發表于 05-11 20:26

    什么是FPGA?帶你初步揭開它的面紗

    功能,加速網絡數據處理和降低延遲。 FPGA作為一種可編程邏輯器件,在云計算行業中發揮著越來越重要的作用。通過利用其高性能、延遲和可編程性等特點,
    發表于 02-21 16:10

    【國產FPGA+OMAPL138開發板體驗】(原創)5.FPGA的AI加速源代碼

    復雜的數據依賴關系等問題。編寫FPGA用于AI加速的程序可不是一件簡單的事,它涉及到硬件描述語言和并行計算的知識。下面我的目標是加速一個簡單的全連接
    發表于 02-12 16:18

    FPGA圖書分享系列-2024.01.31

    Accelerators for Financial Applications》這本書面向金融領域,它探討了FPGA(現場可編程門陣列)加速器的最新方法和成果。 以下是這本書的一些亮點和值得學習的地方: 高性能計算
    發表于 01-31 21:14

    fpga是什么?看完你就明白了

    、原理、應用領域以及其在革新硬件設計方面的作用。 近年來,隨著科技的不斷進步,人們對于硬件設計的需求也日益增長。然而,傳統的硬件設計方式面臨著諸多限制,如設計周期長、成本高、無法靈活應變等問題。而FPGA技術
    發表于 11-13 15:43

    FPGA和CPU、GPU有什么區別?為什么越來越重要?

    和 CPU 互聯,以完成高并行的計算加速。 圖6:CPU的核心簡化以加快執行速度,是GPU設計的思想 FPGA相比CPU的巨大優勢在于確定性的
    發表于 11-09 14:09

    GPMC并口如何實現“小數據-,大數據-高帶寬”

    可達15.501MB/s,讀速度可達5.744MB/s。 此方式適合“小數據-”場合。 程序流程說明:(1)ARM端通過GPMC總線數據寫入FPGA BRAM;(2)ARM端通
    發表于 09-30 23:43

    基于FPGA計算的理論與實踐

    簡單的存儲器,任何可能有五個或六個輸入的布爾組合函數可以在每個邏輯塊中實現。通用路由結構允許任意布線,因此可以以期望的方式連接邏輯元件。 由于這種通用性和靈活性,FPGA可以實現非常復雜的電路。目前
    發表于 09-21 06:04

    Versal Premium ACAP:在靈活應變的平臺上突破性集成功耗優化的網絡IP

    電子發燒友網站提供《Versal Premium ACAP:在靈活應變的平臺上突破性集成功耗優化的網絡IP.pdf》資料免費下載
    發表于 09-15 10:48 ?0次下載
    Versal Premium ACAP:在<b class='flag-5'>靈活應變</b>的平臺上突破性集成功耗優化的網絡IP

    基于UG1393實現專用加速

    C/C++加速器開發 1.設定性能基線并確立目標 2.按加載計算-存儲模式 3.對代碼進行分區 4.識別要加速的函數 5.將計算塊劃分為小函數 6.識別
    發表于 09-11 23:38

    AM62x GPMC并口如何實現“小數據-,大數據-高帶寬”—ARM+FPGA低成本通信方案

    連接,采用CPU直接訪問方式讀取FPGA端的數據,寫速度可達15.501MB/s,讀速度可達5.744MB/s。 此方式適合“小數據-”場合。 程序流程說明: (1)AR
    發表于 08-22 10:58

    FPGA 編程:原理概述

    硬件靈活應變性是 CPU 和 GPU 所不具備的獨特差異化特性。 雖然 CPU 靈活性很高,但其底層硬件是固定的。CPU 一旦出廠,硬件就無法修改。它依靠軟件來告訴它要針對內存中的哪個數據執行哪項具體
    發表于 06-28 18:18

    基于 FPGA 的目標檢測網絡加速電路設計

    流水線結構和很強 的并行處理能力,還擁有低功耗、配置方便靈活的特性,可以根據應用需要來編程定制硬 件,已成為研究實現 CNN 硬件加速的熱門平臺。 綜上所述,使用功耗、并行度高的 FPGA
    發表于 06-20 19:45
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>