【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十三章PS端DP的使用

原創聲明：

本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處。

適用于板卡型號：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

vivado工程目錄為“ps_hello/vivado”

vitis工程目錄為“ps_dp/vitis”

本章介紹PS端DisplayPort的使用。Vivado工程仍然基于“ps_hello”

軟件工程師工作內容

以下為軟件工程師負責內容。

1. 接口介紹

DisplayPort v1.2協議，支持4個5.4G的lane，但本控制器只支持兩個lane，分辨率最大支持4096*2160@30。

控制器數據接口如下圖：

圖中，AXI-M用于讀取內存中的視頻和音頻數據，這里叫非實時音視頻，DPDMA有六個通道，其中3路用于視頻，1路用于圖形，2路用于音頻。

2. Example工程介紹

1. 新建platform，過程不再介紹，在”PS端RTC中斷實驗”中已經介紹過。

1）配置BSP

并將psu_dp驅動改為dppsu，然后點擊OK

3）導入example工程

4） 例子默認是1080P，RGBA顯示的，可以將RGBA的Alpha值都改成FF，使顯示效果更好，保存，并編譯工程。

3. 板上驗證

連接板上的MINI DP接口

下載后，顯示效果如下

在串口工具中可以看到DP口進行了訓練并成功運行。