睿思芯科基于RISC-V架構開發AI芯片

在芯片安全、自主可控備受國人關注的當下，一個完全開源，沒有專利授權限制的指令集架構RISC-V的關注度不斷提升。越來越多的中國創業公司將目光投向RISC-V芯片的設計和開發，以期在物聯網、AI等新興市場取得突破性發展。

36氪近期接觸到的「睿思芯科」就是一家提供RISC-V開源生態對應領域高端核心處理器解決方案的公司。該公司成立于2018年，總部位于深圳，在全球有美國硅谷、深圳、成都等多個辦公室。公司基于RISC-V指令集，自主研發了超低功耗邊緣AI芯片SoC、AI芯片IP核以及相關的軟硬件一體化解決方案。同時，睿思芯科是RISC-V國際開源實驗室的重點合作企業之一，該實驗室由RISC-V奠基人David Patterson創立，聚焦RISC-V開源指令集CPU生態領域研究。

據介紹，睿思芯科的產品主要針對AIoT的應用場景需求，IP核為超低功耗AI處理器IP核，SoC包括超低功耗32位MCU和高能效64位多核異構AI處理器。

其中，超低功耗AI處理器IP核包含獨立設計的1個32位RISC-V內核「RV32IMFC」和AI向量加速核，主要面向AIoT便攜式、可穿戴設備等低功耗終端智能設備應用場景，比如TWS藍牙耳機、智能音頻眼鏡等。性能方面，該內核在神經網絡AI加速和音頻算法處理方面的表現，與當下主流的高端音頻DSP（數字信號處理）相比有競爭力。自主設計的RISC-V CPU，在通用CPU性能基準測試中，對比幾款不同的主流RISC-V開源芯片，性能普遍超出50%以上。

在SoC方面，睿思芯科已經發布了單核32位MCU「Pygmy-E」和64位多核異構AI芯片「Pygmy」，分別針對高效、低耗能的IoT場景，比如家電互聯、電池供電等和高能效的AI場景，如智能音箱、袖珍無人機、掃地機器人等。

如今，睿思芯科也已經與多家行業大客戶合作并開始進行芯片的場景落地?！奥涞赜谥髁鳟a品對于芯片自身的打磨和提升也非常有利?！鳖Ｋ夹究苿撌既思鍯EO譚章熹說，“睿思芯科專注于做‘高端’RISC-V，即在特定場景中功效比低，能效高的芯片。我們的邏輯是用RISC-V做Arm做不了的事情，而不是當Arm的廉價替代品。要實現這樣的目標，與大客戶合作就十分必要?！?/p>

而之所以能與行業頭部企業合作，得益于睿思芯科的核心競爭力：

芯片研發無底層技術限制。睿思芯科創始團隊來自于UC Berkeley RISC-V 原創項目組，譚章熹師從最早提出RISC的David Patterson教授。RISC-V指令集架構完全開放，使用者可以隨意使用RISC-V的代碼而無需支付授權費用；也可以在原代碼上自由修改，幾乎不受任何限制，完全自主可控。在CPU系統架構，也由睿思芯科自主研發，在低功耗方面進行了優化。

兼顧軟硬件一體化設計。睿思芯科不僅自主設計芯片，同時在芯片算法上也有研究，在指令集架構和微架構上結合AIoT場景及算法進行設計，通過軟硬件一體化的向量指令集對AI/DSP算法進行硬件加速，執行性能和效率更高。除了能夠對神經網絡AI算法進行加速，還能對傳統的音頻、圖像等算法進行加速，單芯片方案即可滿足多場景應用，可以節省硬件和開發成本。

擁有完善的開發工具平臺，可滿足用戶定制化需求。睿思芯科擁有端到端的工具平臺，支持指令定制化，通過向量自動化的工具鏈、友好的集成開發環境、端側AI框架支持等，提供更高性能、更低功耗的邊緣端芯片產品，能夠節省大量手工優化時間，幫助用戶降低運營、維護和更新成本。

同時，基于RISC-V開源標準，睿思芯科預留了自定義指令集，CPU設計方案高度可定制化，能夠基于應用場景進行指令集層面的優化。同時，在AI應用方面，睿思芯科產品內置的向量加速指令搭配自動向量化的工具鏈以及AI框架，可以實現不同AI算法在ASIC硬件中的無縫適配，加速產品面世時間。

譚章熹表示，客戶在選擇芯片廠商時，看重的不僅是目前其產品的性能水平，還包括是否能夠在現有技術基礎上迭代、未來是否還能實現增長和拓展。

“芯片IP內核以及微架構研發的技術含量極高，行業中擁有芯片研發能力的研究團隊和企業并不多。目前，移動端CPU架構幾乎都屬于Arm，但由于Arm指令集的封閉生態，企業想要深度優化，只能購買Arm獨家的架構授權。而有能力購買Arm架構授權的高端客戶，全球也不過十數家?！弊T章熹告訴36氪，“但基于RISC-V指令集的開源生態，睿思芯科根據應用場景或是客戶的定制化需求，進行指令集級別的深度優化，實現技術上不斷迭代?！?/p>

而在市場增長上，譚章熹認為未來市場的增量不一定都是在新興市場上，在原有市場的產品更新換代速度的提高，以及對同一產品，或者說同一場景，更高、更個性化的需求都能帶來市場的增長。比如耳機，此前就被認為是功能非常簡單的傳統電子設備，如今內置了CPU，增加了更多傳感器，迭代周期開始大幅縮短，又有了新的市場爆發。

“RISC-V架構下，企業無需支付高額的架構授權費用，就可以進行定制優化，實現完全自主可控。在這種情況下，更多企業，會根據自己所積累的特定領域的知識和經驗，提出專屬優化需求。隨著定制化需求的增加，將會產生與Arm時代不同的高端IP定制需求市場?！弊T章熹說。

未來，睿思芯科計劃進一步引進處理器設計、軟硬件一體化設計等方面的人才，開拓中國本土市場。

團隊方面，睿思芯科創始團隊來自于UC Berkeley RISC-V 原創項目組。睿思芯科創始人兼CEO譚章熹，師從圖靈獎得主David Patterson （大衛·帕特森教授最早提出了“精簡指令集”RISC體系），是清華-伯克利深圳研究院兼職教授，在閃存和硬件加速器領域擁有20多項專利；睿思芯科副總裁王衛，曾在Juniper Networks、Bay Networks任職。團隊成員多數擁有世界知名高校碩博背景和頂級半導體企業多年專業經驗。
責任編輯:tzh