基于ZCU106單板的功耗優化

作者：付漢杰，hankf@xilinx.com，文章轉載自：博客園

不同使用場景，對芯片的性能和功耗要求不一樣。為了測試Xilinx MPSoC PS側的最低功耗，基于ZCU106單板做了功耗優化。為了方便，使用最簡單的軟硬件環境。軟件使用死循環做串口打印，硬件保留了如下模塊。

A. A53 0
B. QSPI flash Dual Parallel
C. I2C 0/1
D. PMU
E. UART 0
F. GPIO MIO
G. SWDT 0/1
H. TTC 0/1/2/3
I. DDR 16-bit
J. DPLL/RPLL

在關閉其他外設，盡可能降低各個模塊的頻率后，FPD功耗是447mw，LPD是136mw。作為對比，Vivado使用ZCU106單板建立工程，使用默認設置，FPD功耗是1452mw，LPD是339mw?？梢钥吹?，新設計節省了相當大的功耗。當然，具體的產品使用場景，可能有性能和功能要求。能達到什么效果，還需要根據產品要求再做評估。

優化后的功耗

優化前的功耗

責任編輯：xj

原文標題：【資深工程師分享】ZCU106 MPSoC 功耗優化

文章出處：【微信公眾號：FPGA開發圈】歡迎添加關注！文章轉載請注明出處。