<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳解基于賽靈思的Versal? ACAP設計創建步驟

454398 ? 來源:XILINX技術社區 ? 作者:XILINX技術社區 ? 2020-09-28 10:57 ? 次閱讀

Versal? ACAP(自適應計算加速平臺)是高度集成化的多核計算平臺,可通過靈活的自適應能力來滿足不斷變化的動態算法的需求。VCK190 是賽靈思最早發布的 Versal AI Core 評估器件之一。

本篇博文將為您詳解如下所述設計創建步驟:

1. 在 Vivado 中構建基于 Versal 的 IP 集成器 (IP integrator) 設計
2. 創建器件鏡像
3. 在 Vitis 中構建平臺和系統工程
4. 在 VCK190 評估板上運行和調試應用

Versal上的PS-GEM

千兆以太網 MAC (GEM) 可提供符合 IEEE 802.3-2016 標準的硬核 10/100/1000 Mbps 接口。

在 PS 低功耗域 (LPD) 中有 2 個 GEM 控制器。

每個控制器均獨立運行,且各含 1 個管理數據輸入/輸出 (MDIO) 接口以供其外部 PHY 配合 RGMII 接口使用。

GEM 包含下列組件:

1 個 MAC 用于控制傳輸、接收、地址檢查和環回

配置寄存器,可提供控制和狀態寄存器、統計數據寄存器和同步邏輯

1 個直接內存訪問 (Direct Memory Access) 模塊,用于控制 DMA 傳輸和 DMA 接收

1 個時間戳單元 (TSU),用于計算 IEEE 1588 定時器值,其中包含實時時鐘

在無需 DMA 操作的系統應用中,可使用配置選項移除 DMA 模塊,并且可使用外部 FIFO 接口將 GEM 集成到 SoC 環境中。

GEM 塊包含以下信號接口:

連接到外部 PHY 的 GMII 和 RGMII

1 個用于外部 PHY 管理的 MDIO 接口

1 個 APB 從接口,用于訪問 GEM 寄存器

1 個用于內存訪問的 AXI4 DMA 主接口

無需 DMA 功能的應用內包含 1 個可選 FIFO 接口

1 個可選時間戳接口

I/O 選項包括:

布線到 LPD MIO 管腳的 RGMII (v2.0),用于連接到外部 PHY

GMII 和 MII 布線到 PL,以便映射到 GT 或(可選)可借助 PL 邏輯來轉換為其它協議

每個控制器內的診斷內部環回

注:Versal 中不支持內部 SERDES 接口 (SGMII)。在 MPSoC 器件中支持此類接口。

在 VCK190 器件上,GEM0 和 GEM1 均硬連線到板上的 2 個外部 RGMII PHY。

有 2 個 RJ45 端口,分別用于 GEM0 和 GEM1。如要測試 GEM1 RGMII 端口,請確保 GEM0 RGMII 端口同樣通過電纜連接,因為此端口使用共享 MDIO 線(使用 GEM0 MDIO 作為主接口)。

請參閱以下 VCK190 截屏。在右上角有 2 個 RJ45 端口用于 Versal 以太網。

在 Vivado 中創建 IP integrator 設計

下載隨附的 Tcl 文件并遵循以下步驟進行操作。

1. 在 Vivado 2019.2 中基于 VCK190 評估板創建工程。

2. 創建塊設計。

3. 找到 vck190_1g.tcl。以下是 IP integrator 畫布中的原理圖。

4. 生成 HDL 封裝文件。

5. 單擊“運行實現 (Run Implementation)”和“生成器件鏡像 (Generate Device Image)”。

6. 導出包含器件鏡像的硬件設計。

注:單獨使用“運行塊自動化設置功能 (run block automation)”時,CIP 與 NoC 之間部分連接缺失。隨附的 Tcl 文件可用于確保 CIP 和 NoC 中配置設置正確。

在 Vitis 中構建并運行 LwIP 應用

我們已構建了 IP integrator 設計并已導出了含器件鏡像的硬件設計?,F在,我們將在 Vitis 中創建 lwIP 示例,并在 VCK190 評估板上運行。

1. 啟動 Vitis。

2. 使用來自以上設計的 XSA 文件創建應用工程。

3. 從 SDK 中選擇“lwIP 響應服務器 (lwIP Echo Server)”。

4. 在 SDK 中構建平臺和系統工程。選中 lwIP 響應服務器應用時,會自動設置 lwIP 庫的 BSP 設置。用戶還可以選擇僅創建并構建平臺工程,但這樣需手動設置 BSP 設置。

5. 在 VCK190 開發板上運行 lwIP 示例。以下即 UART 控制臺輸出:

6. 以下是 ping 測試輸出:

要切換到 GEM1 RJ45 以便進行測試,用戶應使用 XPAR_XEMACPS_1_BASEADDR 修改 platform_config.h。

可在 BSP 的 xparameters.h 中找到以太網定義。請參閱以下示例

在 platform_config.h 中,更改以下定義:

將此定義更新為:

#define PLATFORM_EMAC_BASEADDRXPAR_XEMACPS_1_BASEADDR

現在,您可重新構建應用并重新運行測試。

LwIP性能

以下是 lwIP 響應服務器應用的 BSP 設置。

PARAMETER dhcp_does_arp_check = true

PARAMETER lwip_dhcp = true

PARAMETER pbuf_pool_size = 2048

對于 lwIP TCP/UDP 性能服務器,默認將設置下列參數。

PARAMETER mem_size = 524288

PARAMETER memp_n_pbuf = 1024

PARAMETER n_tx_descriptors = 512

PARAMETER pbuf_pool_size = 16384

這些 lwIP 參數對于性能調優至關重要。

這些參數可控制所分配和使用的內存量以及 Pbuf 和描述符數量。

如果系統受到限制,無法處理這些包,則 BD 和 Pbuf 將被快速用盡,且無法根據要求快速清空以供使用。由此導致性能受到影響。

但我們還應平衡可使用的內存量,以便在用于性能基準測試的評估板上將這些參數調整為適合 1Gbps 的最優值。您可以此為參考,根據自己的要求來對這些參數進行調優。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    30

    文章

    5164

    瀏覽量

    118135
  • 賽靈思
    +關注

    關注

    32

    文章

    1794

    瀏覽量

    130681
  • 算法
    +關注

    關注

    23

    文章

    4474

    瀏覽量

    91105
  • Versal
    +關注

    關注

    1

    文章

    151

    瀏覽量

    7549
收藏 人收藏

    評論

    相關推薦

    Versal:首款自適應計算加速平臺(ACAP)

    電子發燒友網站提供《Versal:首款自適應計算加速平臺(ACAP).pdf》資料免費下載
    發表于 09-18 09:28 ?1次下載
    <b class='flag-5'>Versal</b>:首款自適應計算加速平臺(<b class='flag-5'>ACAP</b>)

    Versal ACAP AI核心系列庫指南

    電子發燒友網站提供《Versal ACAP AI核心系列庫指南.pdf》資料免費下載
    發表于 09-14 14:48 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI核心系列庫指南

    使用Model Composer設計PID控制器的Versal ACAP應用說明

    電子發燒友網站提供《使用Model Composer設計PID控制器的Versal ACAP應用說明.pdf》資料免費下載
    發表于 09-14 14:30 ?0次下載
    使用Model Composer設計PID控制器的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>應用說明

    Versal ACAP系統監視器體系結構手冊

    電子發燒友網站提供《Versal ACAP系統監視器體系結構手冊.pdf》資料免費下載
    發表于 09-14 11:30 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>系統監視器體系結構手冊

    Versal ACAP收發器向導 LogiCORE IP產品指南

    電子發燒友網站提供《Versal ACAP收發器向導 LogiCORE IP產品指南.pdf》資料免費下載
    發表于 09-14 10:28 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>收發器向導 LogiCORE IP產品指南

    Versal ACAP AI引擎編程環境用戶指南

    電子發燒友網站提供《Versal ACAP AI引擎編程環境用戶指南.pdf》資料免費下載
    發表于 09-14 10:10 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI引擎編程環境用戶指南

    用于Versal ACAP的DPUCVDX8G產品指南

    電子發燒友網站提供《用于Versal ACAP的DPUCVDX8G產品指南.pdf》資料免費下載
    發表于 09-14 09:36 ?0次下載
    用于<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>的DPUCVDX8G產品指南

    采用Versal AI Edge系列的邊緣ACAP

    電子發燒友網站提供《采用Versal AI Edge系列的邊緣ACAP.pdf》資料免費下載
    發表于 09-13 17:08 ?0次下載
    采用<b class='flag-5'>Versal</b> AI Edge系列的邊緣<b class='flag-5'>ACAP</b>

    Versal ACAP硬件、IP和平臺開發方法指南

    電子發燒友網站提供《Versal ACAP硬件、IP和平臺開發方法指南.pdf》資料免費下載
    發表于 09-13 15:24 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>硬件、IP和平臺開發方法指南

    用于PCI Express的Versal ACAP集成塊產品指南

    電子發燒友網站提供《用于PCI Express的Versal ACAP集成塊產品指南.pdf》資料免費下載
    發表于 09-13 14:51 ?0次下載
    用于PCI Express的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>集成塊產品指南

    Versal ACAP設計指南

    電子發燒友網站提供《Versal ACAP設計指南.pdf》資料免費下載
    發表于 09-13 14:40 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>設計指南

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

    本文旨在呈現使用 DDR4、LPDDR4 或 LPDDR4X 存儲器控制器的 Versal ACAP 器件的外部參考時鐘電路要求
    的頭像 發表于 07-10 16:02 ?952次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

    Versal啟動文件簡述

    Versal? 是由多個高度耦合的可配置塊組成的自適應計算加速平臺?(ACAP)
    的頭像 發表于 07-07 14:15 ?730次閱讀
    <b class='flag-5'>Versal</b>啟動文件簡述

    使用QEMU啟動Versal VCK190 ACAP

    本文涵蓋了有關使用 PetaLinux 命令行來對 Versal? ACAP 的 PetaLinux BSP 運行 QEMU 的信息
    的頭像 發表于 07-07 14:14 ?398次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>