<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在VHDL中解決綜合工具使用轉化問題

電子設計 ? 來源:單片機與嵌入式系統應用 ? 作者:朱國魂,周婭 ? 2020-09-11 18:03 ? 次閱讀

引言

VHDL是一種硬件描述語言,于1983年被IEEE制定為國際標準IEEE1076。近年來國內引進和出版了不少教材,使其在國內得到迅速推廣。由于VHDL最初目的是為了實現硬件的建模而被提出的,所以其措施能力超越了數字邏輯集成電路的范圍。而現有的EDA工具基本上只能支持VHDL的子集,特別是針對FPGA/CPLD器件進行的不同的綜合工具,其綜合子集并非統一,不少初學者很難掌握。即使是部分有經驗的設計者,對于通常高級語言中都會涉及的循環語句,在VHDL中往往也不能運用自如,甚至無法表達此類邏輯,從而限制了VHDL的應用水平。例如,VHDL的并行堆排序描述就是一個比較典型的例子。該實例十分類似通常數據結構的描述,推廣前景誘人;但只能通過仿真,卻不能在目前任何一個EDA工具進行綜合,導致無實用價值。

本文從高級語言涉及最多的Loop語句出發,討論如何在VHDL中解決這類問題。

1 無法綜合的Loop動態條件

VHDL中Loop表達式有三種體現形式:While……Loop、For……Loop和單獨的Loop語句。它還支持Next、Exit和標號,因此,循環語句的表達能力大于常規的C或PASCAL語言。程序1是利用For語句和While語句描述插入算法的部分代碼。

程序1 不可綜合的VHDL循環語句

……

for I in 2 to Length loop ---Length為一個變量

Temp:=MyList(I);

J:=I;

While(j》1)and MyList(j-1) MyList(j):=MyList(j-1);

j:=j-1;

End loop;

MyList(j):=Temp;

End loop;

……

對于第一個For語句,EDA工具Synplify綜合時將會給出無邊界的范圍錯誤提示。

@E:“H:.vhd”|for loops with unbound ranges should contain w wait statement

即使部分優秀的綜合工具,例如ORCAD Express、Mentor Grpahs QuickHDL等能夠綜合第一個For語句,也無法支持第二個While條例表達式。ORCAD Express將給出表達式不可靜態計算的錯誤提示。

。.vhd(45):Error,expression does not evaluate to a constant.

由于程序1在C程序員看來是沒有問題的,因此,初學者往往不能解決好此類問題,從而使學習陷入困境,無法充分利用VHDL來表述邏輯。

2 直接代換法

對于第一類無邊界的范圍錯誤問題,可以用循環的綜合機制轉化為相應的語句。例如下面代碼:

for I in 0 to 1 loop

Out_Bus(i)《=In_Bus(i);

End loop;

其對應綜合后的電路見圖1。

圖1 For語句的綜合示例

相應的,也可以用下列語句直接代入代換:

Out_Bus(0)《=In_Bus(0);

Out_Bus(1)《=In_Bus(1);

程序1可以采用下列VHDL代碼表示:

K:=2;

Temp:=MyList(2);

If(MyList(1) MyList(2):=MyList(1);

J:=1;

End if;

MyList(J):=Temp;

J:=3;

Temp:=MyList(3);

If(MyList(2) MyList(3):=MyList(2);

J:=2;

End if;

If(MyList(1) MyList(2):=MyList(1);

J:=1;

End if;

MyList(J):=Temp;

……

然而,這種使用方法要求設計者清楚循環條件一定會執行的次數,否則將無法實施。當循環次數比較大時,代碼編寫工作量將十分龐大,因此可以采用第二種方法——邊界擴充法。

3 邊界擴充法

邊界擴充法是指在邊界未定時,可以將邊界定為最大可能的范圍,即用靜態表達來替代。例如程序1的代碼可以改寫為:

constant MAX:integer=100; --MAX必須大于MyLen所有可能的取值

……

Out_loop:for I in 2 to MAX loop

Exit out_loop when I》MyLen; --MyLen為變量

Temp:=MyList(I);

countj:=I;

inter_loop:for j in I downto 2 loop

countj:=j;

exit inter_loop when MyList(j-1) MyList(j):=MyList(j-1);

End loop;

MyList(countj):=Temp;

End loop;

盡管這種方法可以處理未知邊界和未定表達式的情況,但十分消耗空間,特別是當MyLen相對MAX比較小的時候,代價非常大。此時,可以利用時間換空間的方法進行轉換。

4 計數器法

計數器法是指引入時鐘和計數器,用計數器對邊界條件進行控制,也可以將動態表達式直接代入轉化相應的靜態表達式。例如,上述代碼的For條件可以用下列代碼替換:

if(Reset=‘1‘)then

I:=2;

Elsif clk=‘1‘and clk‘event then

Temp:=MyList(I);

J:=2;

While(j》1)and MyList(j-1) MyList(j):=MyList(j-1);

j:=j-1;

End loop;

MyList(j):=Temp;

I:=(I+1);

If(I=MyLen+1)then I:=2;end if;

End if;

相比原來的代碼,引入了1個時鐘和1個復位。但綜合開銷最大的循環語句卻被取代了,因此,綜合產生門的數目將大幅度下降,但處理時間將相應延長到原來循環條件范圍。

本刊網絡補充版中發表了四個源代碼,分別為不可綜合例子、直接代換法、邊界擴充法和計算器法,內部都有相應注釋。其中計數器法改進為雙計數器方法。

結語

以上三種方法各有優缺點,不可一概而論,可以根據實際情況處理。直接代換法一般用于循環次數少的情況;邊界擴充法一般用于循環次數接近最大邊界時;計數器方法一般用于芯片內部時鐘相對信號時鐘快許多的情況。

責任編輯:gt

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1608

    文章

    21367

    瀏覽量

    594589
  • cpld
    +關注

    關注

    32

    文章

    1243

    瀏覽量

    168471
  • vhdl
    +關注

    關注

    30

    文章

    816

    瀏覽量

    127779
收藏 人收藏

    評論

    相關推薦

    vhdl實現16進制數與bcd的互相轉化?

    求助各位大神如何把一個十六進制的數轉化成相應的bcd碼,又如何從bcd碼轉化成十六進制 這個用vhdl語言實現?謝謝
    發表于 05-31 10:29

    VHDL轉化為verilogprocess既有 :=和<= 賦值,怎么轉?????

    VHDL轉化為verilogprocess既有:=和
    發表于 01-16 15:58

    在verilog調用VHDL模塊

    郁悶了,表示只看過VHDL語法但沒寫過。暫且不說VHDL模塊的內容,我應該如何在測試平臺中例化它并對它進行測試呢?稍微查了一下,其實很簡單,只要把VHDL
    發表于 07-09 01:14

    何在vhdl代碼編寫Expectation maximization algo

    PLZ任何機構都可以建議我如何在vhdl代碼編寫Expectation maximization algo。我知道理論,但無法理解編碼的方式.plzzzzz的幫助。以上來自于谷歌翻譯以下為原文
    發表于 01-23 07:02

    何在vhdl寫文本長凳?

    嘿,你能不能告訴我如何在vhdl寫文本長凳。是否有任何語法。請指導并告訴我是否有任何書籍供測試工作臺使用.thankyou尚卡爾米什拉
    發表于 11-07 07:41

    何在VHDL代碼實例化LVDS緩沖區嗎?

    嗨,我正在為VC707eval板實現一個簡單的VHDL程序,并且很難使用系統時鐘。時鐘是LVDS 200 Hz時鐘。我在XDC文件定義了SYSCLK_P / _N引腳。需要在代碼實例化差分輸入和輸出緩沖區。你知道如
    發表于 08-14 09:08

    如何用VHDL、Verilog HDL實現設計輸入?

    何在ALTERA公司的Quartus II環境下用VHDL、Verilog HDL實現設計輸入,采用同步時鐘,成功編譯、綜合、適配和仿真,并下載到Stratix系列FPGA芯片EP1S25F780C5
    發表于 04-15 06:19

    何在VHDL解決無實用價值的問題?

    本文從高級語言涉及最多的Loop語句出發,討論如何在VHDL解決這類問題。
    發表于 04-28 06:55

    VHDL中Loop動態條件的可綜合轉化

    論述VHDL 中Loop 語句動態表達式的可綜合性問題,提出三種解決方法:直接代入法、邊界擴充法和計數器法, 并對比這三類方法的適用性。
    發表于 04-16 09:12 ?8次下載

    VHDL語言及其應用

    VHDL語言及其應用的主要內容:第一章 硬件模型概述第二章 基本的VHDL編程語言第三章 VHDL模型的組織第四章 VHDL綜合
    發表于 07-20 12:06 ?0次下載

    在PLD開發中提高VHDL綜合質量

    介紹可編程邏輯器件的開發流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發中的應用,給出提高VHDL綜合質量的幾點經驗。關鍵詞:電子設計自動化 可編程邏輯
    發表于 07-18 10:38 ?22次下載

    在PLD開發中提高VHDL綜合質量

    介紹可編程邏輯器件的開發流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發中的應用,給出提高VHDL綜合質量的幾點經驗。 關鍵詞 電子設計自動化 可編程邏輯
    發表于 06-16 08:55 ?406次閱讀
    在PLD開發中提高<b class='flag-5'>VHDL</b>的<b class='flag-5'>綜合</b>質量

    在PLD開發中提高VHDL綜合質量

    摘 要:介紹可編程邏輯器件的開發流程,敘述EDA工具Quartus II和LeonardoSpectrum在Altera公司CPLD器件開發中的應用,給出提高VHDL綜合質量的幾點經驗。 關鍵詞:電
    發表于 06-20 12:06 ?596次閱讀
    在PLD開發中提高<b class='flag-5'>VHDL</b>的<b class='flag-5'>綜合</b>質量

    verilog與VHDL相互轉化軟件

    一款基于verilog與VHDL相互轉化的軟件,用著很方便,很實用。
    發表于 03-21 17:26 ?20次下載

    在沒有綜合工具情況下,如何設計數字電路?

    雖然在FPGA中,利用綜合工具來可以將VHDL或者Verilog代碼轉化成電路。但是作為FPGA工程師而言,在沒有綜合
    的頭像 發表于 06-17 16:33 ?2993次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>