<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>
0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

為什么我要升級到Versal ACAP?

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 作者:Manuel Uhm ? 2020-09-03 09:40 ? 次閱讀

在我與客戶交流時,常被問到這個問題。也許措辭并非完全如此,但大致是下面這樣:“為什么我要升級到 VersalACAP?現在是時候這樣做了嗎?” 這是一個很好的問題,而且答案也很簡單,那就是——“具體情況具體分析”。 好吧,也許這樣的答案根本不簡單!公正地說,有諸多因素需要考慮,包括設計要求/資源、設計能在多大程度上利用 Versal ACAP 中數量龐大的硬 IP、庫和軟 IP 可用性、芯片可用性、生產時限等。 因此,具體答案確實會隨著相關因素的變化而發生改變。我們將在今后的博文中探討這些主題,但今天,我想把重點放在“為什么升級到 Versal”這個問題上并提供具體的客戶示例。

認識到所有硬 IP 的價值

在探討為什么要升級到 Versal ACAP 時,必須首先認識到所有硬 IP 的價值,包括存儲控制器、PCIe、多速率以太網和片上可編程網絡( NoC )等常用基礎設施的價值,它可以減少對靈活應變的引擎或可編程邏輯的路由需求。

一些 Versal 系列還包含 AI引擎(一種非常適合高級信號處理和 ML 算法的新型矢量處理器)、高帶寬存儲器、直接 RF 和高速密鑰。賽靈思將這些 IP 全部硬化的主要原因之一在于,賽靈思在多年前就意識到摩爾定律即將走向終點,僅靠縮小晶體管難以為客戶在每個新的工藝節點上提供他們所期待的性能提升和功耗下降。

下圖所示的是 Versal AI Core 系列器件中硬 IP 的價值??梢钥闯?,與我們大獲成功的 16nm UltraScale+產品相比,它擁有 LUT 占用大幅降低、功耗顯著下降等多項優勢。在 Versal AI Core VC1902 器件中,有望省下多達 360 萬個 LUT。 當然,大多數設計并不能用到所有硬 IP ,但如果將一個類似設計移植到 Versal ACAP,就會看到 LUT 占用和功耗的實質性降低,而且還可以提供布局布線速度加快、日設計迭代次數增加等附加優勢。

Versal AI Core 系列中集成外殼程序和硬 IP 的價值 借助 AI 引擎實現高級信號處理 今天我還想重點講解一下 AI 引擎。AI 引擎由數十個到數百個(在最大型的 AI Core 系列器件 VC1902 中多達 400 個)專為線性代數和矩陣數學等數學功能優化的小型 VLIW SIMD 矢量處理器陣列構成。當人們聽到“AI 引擎”一詞時,往往會自然而然地想到人工智能。 然而,這些功能只是眾多高級信號處理算法(如波束成型和大規模 MIMO )和機器學習推斷算法(如用于圖像分類的卷積神經網絡( CNN ))的基本構建塊。有鑒于這一原因,無論是信號處理還是推斷,AI 引擎都能分別提供復數數據和實數數據支持。

AI 引擎的關鍵目標應用之一是 5G 無線系統信號處理。針對一個支持 200MHz 瞬時帶寬 2 的 64 天線系統的波束成型技術,AI 引擎可為其提供 5 倍的計算密度并降低 50% 的功耗。這也引起了領先的 5G 測試測量設備提供商 Keysight 的關注。

此外,他們也十分注重開發生產力。誠然,他們擁有負責靈活應變的引擎硬件編程的專家,但是相比硬件布局布線需要耗費數個小時, AI 引擎的編譯用時僅需要幾分鐘,這樣一來,他們的 5G 無線算法的設計與開發生產力就會顯著提高,每星期便能多完成幾次設計迭代。

然而,從他們的實現方案原理圖可以看出(參見下圖),Versal ACAP 的系統級價值可謂是決定性的,因為他們能將 AI 引擎的功耗及生產力與靈活應變的引擎的靈活性相結合,創建出令人嘆服的 EVM 演示。

點擊查看大圖 EVM 測量 Tx/Rx 性能及其 IQ 級聯分析 這僅僅是客戶采用 Versal ACAP 架構(特別是 AI 引擎)從而獲得重大效益的示例之一。還有眾多其他客戶在 VC1902 上為 AI 引擎編程,用于 5G、數據中心推斷、邊緣推斷原型設計、雷達、線纜接入等眾多應用。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 引擎
    +關注

    關注

    1

    文章

    346

    瀏覽量

    22323
  • 存儲控制器
    +關注

    關注

    0

    文章

    23

    瀏覽量

    9108
  • Versal
    +關注

    關注

    1

    文章

    151

    瀏覽量

    7549

原文標題:是否采用 Versal?這是個問題……

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Versal:首款自適應計算加速平臺(ACAP)

    電子發燒友網站提供《Versal:首款自適應計算加速平臺(ACAP).pdf》資料免費下載
    發表于 09-18 09:28 ?1次下載
    <b class='flag-5'>Versal</b>:首款自適應計算加速平臺(<b class='flag-5'>ACAP</b>)

    Versal ACAP AI核心系列庫指南

    電子發燒友網站提供《Versal ACAP AI核心系列庫指南.pdf》資料免費下載
    發表于 09-14 14:48 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI核心系列庫指南

    使用Model Composer設計PID控制器的Versal ACAP應用說明

    電子發燒友網站提供《使用Model Composer設計PID控制器的Versal ACAP應用說明.pdf》資料免費下載
    發表于 09-14 14:30 ?0次下載
    使用Model Composer設計PID控制器的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>應用說明

    Versal ACAP系統監視器體系結構手冊

    電子發燒友網站提供《Versal ACAP系統監視器體系結構手冊.pdf》資料免費下載
    發表于 09-14 11:30 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>系統監視器體系結構手冊

    Versal ACAP收發器向導 LogiCORE IP產品指南

    電子發燒友網站提供《Versal ACAP收發器向導 LogiCORE IP產品指南.pdf》資料免費下載
    發表于 09-14 10:28 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>收發器向導 LogiCORE IP產品指南

    Versal ACAP AI引擎編程環境用戶指南

    電子發燒友網站提供《Versal ACAP AI引擎編程環境用戶指南.pdf》資料免費下載
    發表于 09-14 10:10 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> AI引擎編程環境用戶指南

    用于Versal ACAP的DPUCVDX8G產品指南

    電子發燒友網站提供《用于Versal ACAP的DPUCVDX8G產品指南.pdf》資料免費下載
    發表于 09-14 09:36 ?0次下載
    用于<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>的DPUCVDX8G產品指南

    Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產品指南

    電子發燒友網站提供《Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產品指南.pdf》資料免費下載
    發表于 09-13 17:35 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP產品指南

    采用Versal AI Edge系列的邊緣ACAP

    電子發燒友網站提供《采用Versal AI Edge系列的邊緣ACAP.pdf》資料免費下載
    發表于 09-13 17:08 ?0次下載
    采用<b class='flag-5'>Versal</b> AI Edge系列的邊緣<b class='flag-5'>ACAP</b>

    Versal ACAP硬件、IP和平臺開發方法指南

    電子發燒友網站提供《Versal ACAP硬件、IP和平臺開發方法指南.pdf》資料免費下載
    發表于 09-13 15:24 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>硬件、IP和平臺開發方法指南

    用于PCI Express的Versal ACAP集成塊產品指南

    電子發燒友網站提供《用于PCI Express的Versal ACAP集成塊產品指南.pdf》資料免費下載
    發表于 09-13 14:51 ?0次下載
    用于PCI Express的<b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>集成塊產品指南

    Versal ACAP設計指南

    電子發燒友網站提供《Versal ACAP設計指南.pdf》資料免費下載
    發表于 09-13 14:40 ?0次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b>設計指南

    Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

    本文旨在呈現使用 DDR4、LPDDR4 或 LPDDR4X 存儲器控制器的 Versal ACAP 器件的外部參考時鐘電路要求
    的頭像 發表于 07-10 16:02 ?952次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>ACAP</b> DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時鐘設計指南

    Versal啟動文件簡述

    Versal? 是由多個高度耦合的可配置塊組成的自適應計算加速平臺?(ACAP)
    的頭像 發表于 07-07 14:15 ?730次閱讀
    <b class='flag-5'>Versal</b>啟動文件簡述

    使用QEMU啟動Versal VCK190 ACAP

    本文涵蓋了有關使用 PetaLinux 命令行來對 Versal? ACAP 的 PetaLinux BSP 運行 QEMU 的信息
    的頭像 發表于 07-07 14:14 ?398次閱讀
    亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
    <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
    <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
    <acronym id="s8ci2"></acronym>
    <acronym id="s8ci2"><center id="s8ci2"></center></acronym>