4800MHz頻率起跳 DDR5內存標準正式公布

JEDEC固態存儲協會于今日正式發布了DDR5SDRAM標準（JESD79-5），為全球計算機拉開新時代序幕。

簡言之，DDR5內存芯片Bank數量翻番到32，每Bank的自刷新速度翻番到16Gbps。VDD電壓從DDR4的1.2V降至1.1V，也就是減少功耗。此外，芯級ECC、更好的設計伸縮性、更高的電壓耐受度等都保證了性能、產能、工藝水準等。

按照JEDEC的說法，DDR5內存的引腳帶寬（頻率）是DDR4的兩倍，首發將以4.8Gbps（4800MHz）起跳，比末代DDR4的標準頻率3200MHz增加了50%之多，總傳輸帶寬提升了38%，未來將最高摸到8400MHz左右。

基于新標準的硬件預計將于2021年推出，先從服務器層面開始采用，之后再逐步推廣到消費者PC和其他設備。

更快：一個DIMM，兩個通道

DDR5再次提高了內存帶寬。每個人都希望獲得更高的性能（尤其是在DIMM容量不斷增長的情況下），這也是這次DDR5提升的重點。

對于DDR5來說，JEDEC希望比通常的DDR內存規范更積極地開始工作。通常情況下，新的標準是從上一個標準的起點開始的，例如DDR3到DDR4的過渡，DDR3正式停止在1.6Gbps，DDR4從那里開始。然而對于DDR5來說，JEDEC的目標要高得多，預計將以4.8Gbps的速度推出，比DDR4官方3.2Gbps最高速度快了50%左右。而在之后的幾年里，當前版本的規范允許數據速率達到6.4Gbps，比DDR4的官方峰值快了一倍。

這些速度目標的基礎是DIMM和內存總線的變化，以便在每個時鐘周期內提供和傳輸更多數據。對于DRAM速度來說，最大的挑戰來自于DRAM核心時鐘速率缺乏進步。專用邏輯仍然在變快，內存總線仍然在變快，但支撐現代內存的基于電容和晶體管的DRAM時鐘速度還不能超過幾百兆赫。因此，為了從DRAMDie中獲得更多的收益--維持內存本身越來越快的假象，并滿足實際速度更快的內存總線--已經需要越來越多的并行性。而DDR5則再次提升了這一要求。

這里最大的變化是，與LPDDR4和GDDR6等其他標準情況類似，單個DIMM被分解為2個通道。DDR5將不是每個DIMM提供一個64位數據通道，而是每個DIMM提供兩個獨立的32位數據通道（如果考慮ECC因素，則為40位）。同時，每個通道的突發長度從8個字節(BL8)翻倍到16個字節(BL16)，這意味著每個通道每次操作將提供64個字節。那么，與DDR4DIMM相比，DDR5DIMM以兩倍的額定內存速度（核心速度相同）運行，將在DDR4DIMM提供的操作時間內提供兩個64字節的操作，使有效帶寬增加一倍。

總的來說，64字節仍然是內存操作的神奇數字，因為這是一個標準緩存線的大小。如果在DDR4內存上采用更大的突發長度，則會導致128字節的操作，這對于單條高速緩存線來說太大，如果內存控制器不想要兩條線的連續數據，充其量也會導致效率/利用率的損失。相比之下，由于DDR5的兩個通道是獨立的，一個內存控制器可以從不同的位置請求64個字節，這使得它更符合處理器的實際工作方式，并避免利用率的損失。

對標準PC臺式機的凈影響是，取代了DDR4系統模式，即2個DIMM填滿2個通道進行2x64bit設置，而DDR5系統的功能將是4x32bit設置。

這種結構上的變化在其他地方有一些連鎖效應，特別是要最大限度地提高這些小通道的使用率。DDR5引入了更細粒度的Bank存儲體刷新功能，這將允許一些k存儲體在其他使用時進行刷新。這就能更快地完成必要的刷新（電容補給）、控制延遲、并使未使用的存儲庫更快可用。存儲體組的最大數量也從4個增加到8個，這將有助于減輕順序內存訪問的性能折扣。

電子發燒友綜合報道，參考自中關村在線、IT之家，轉載請注明以上來源和出處。