半導體工藝中的蝕刻工藝的選擇性

刻蝕技術（etching technique），是在半導體工藝，按照掩模圖形或設計要求對半導體襯底表面或表面覆蓋薄膜進行選擇性腐蝕或剝離的技術?？涛g技術不僅是半導體器件和集成電路的基本制造工藝，而且還應用于薄膜電路、印刷電路和其他微細圖形的加工?？涛g還可分為濕法刻蝕和干法刻蝕。

刻蝕的機制，按發生順序可概分為「反應物接近表面」、「表面氧化」、「表面反應」、「生成物離開表面」等過程。所以整個刻蝕，包含反應物接近、生成物離開的擴散效應，以及化學反應兩部分。整個刻蝕的時間，等于是擴散與化學反應兩部分所費時間的總和。二者之中孰者費時較長，整個刻蝕之快慢也卡在該者，故有所謂「reaction limited」與「diffusion limited」兩類刻蝕之分。

目前干法刻蝕市場占比90%，濕法刻蝕占比10%，濕法刻蝕一般適用于尺寸較大的情況下（大于3微米）以及用來腐蝕硅片上某些層或用來去除干法刻蝕后的殘留物。其余，生產中大部分采用干法刻蝕。 干法刻蝕與濕法腐蝕工藝利用藥液處理的原理不同，干法刻蝕在刻蝕表面材料時，既存在化學反應又存在物理反應。因此在刻蝕特性上既表現出化學的等方性，又表現出物理的異方性。所謂等方性，是指縱橫兩個方向上均存在刻蝕。而異向性，則指單一縱向上的刻蝕。干法刻蝕用于高精度的圖形轉移。目前我國刻蝕工藝以及刻蝕設備相對于光刻而言，已經能夠達到世界較為前列的水平。能夠達到較高的刻蝕選擇性、更好的尺寸控制、低面比例依賴刻蝕和更低的等離子體損傷。

蝕刻的選擇性 刻蝕選擇性（Etch Selectivity）是描述在刻蝕過程中，所需材料與不應被刻蝕的材料之間刻蝕速率的比值?？涛g選擇性可以用來描述掩膜和目標材料的蝕刻速率之間的相對蝕刻速率，也可以是不同材料層之間的相對蝕刻速率。如果一個目標材料被刻蝕的速度是掩膜或基底材料的10倍，那么刻蝕選擇比就是10:1。

刻蝕選擇性越高，表示目標材料被刻蝕的速率很快，但是掩膜或相鄰層刻蝕的速率很慢。高的刻蝕選擇性確保掩膜在刻蝕過程中幾乎不被消耗，并且在刻蝕完目標材料后反應停止，不會再刻蝕相鄰層。一般來說，>5:1 的選擇性被認為是高選擇性。在某些情況下，選擇性可能為 100:1。 刻蝕選擇性越低，兩種材料以相對相似的速率蝕刻。當選擇性較低時，掩膜將無法為目標材料提供盡可能多的保護。這意味著必須使用更厚的掩膜來刻蝕到所需的深度，這樣就提高了掩膜制作的難度和成本。另一方面，當目標材料被刻蝕完后，仍然會對底層材料進行刻蝕，這些都是我們所不想要的。

干法刻蝕過程中的注意事項

維持一致性(Uniformity)。一致性是指刻 蝕的速度在晶圓上的各個部位“有多相同”在 工藝進行的過程中,一定時間下,不同的晶圓部位刻蝕的速度不同,形成的形狀也可能不同,所以可能會導致位于某些部位的芯片發生不良現象或其特性發生變化。?

刻蝕速度(Etch Rate)。它意味著在一定時間內可以去除多少薄膜?？涛g速度主要取決于表面反應所必需的反應性原子和離子的數量以及離子的能量,所以提高對這些因素的控制能力就可以提高總收益率。此外,選擇性(Selectivity)、形狀(Profile)等也是干式刻蝕的重要因素。

審核編輯：黃飛

?