正弦波信號發生器基本原理與設計

正弦信號發生器主要由兩部分組成：正弦波信號發生器和產生調幅、調頻、鍵控信號。正弦波信號發生器采用直接數字頻率合成DDS技術，在CPLD上實現正弦信號查找表和地址掃描，經D/A輸出可得到正弦信號。具有頻率穩定度高，頻率范圍寬，容易實現頻率步進100Hz。

1、正弦波形的產生

單向DDS由Nbit相位累加器和ROM只讀存儲器（正弦查找表）構成的數控振蕩源（NCO），數模轉換器（DAC）、低通平滑濾波器（LPF）構成，圖1所示為DDS的基本結構。

圖1 ?基于DDS技術的正弦信號發生器原理框圖

圖1中fc為時鐘頻率，K為頻率控制字，N為相位累加器的字長，M為ROM地址線位數，L為ROM數據線寬度，f0為輸出頻率。相位累加器由全加器和累加寄存器級聯組成。在時鐘頻率fc的控制下，對輸入頻率控制字K進行累加，累加滿量時就產生溢出。相位累加器的輸出對應于該時刻合成周期信號的相位，并且這個相位是周期性的，在0～2π范圍內變化。相位累加器位數為N，最大輸出為2N-1，對應于2π的相位，累加1次就輸出1個相應的相位碼，地址以查表方式，得到對應相位的信號幅度值，經過數模轉換，就可以得到一定頻率的信號輸出波形，低通濾波器對輸出的信號波形進行平滑處理，濾除雜波和諧波。

由于控制字K經過2N/K次累加，相位累加器滿量溢出，完成1個周期運算，所以輸出頻率f0由fc和K共同決定，即f0=fcK/2N且K《2N-1，得到DDS的最小分辨率可達fc/2N。理論上通過設定DDS相位累加器的位數N、頻率控制字K和時鐘頻率fc的值，就可以產生任一頻率的輸出。根據頻率步進100Hz的要求，選取累加器的位數為19位，計算出時鐘頻率fc應為52.4288MHz。步進的累計誤差通過軟件補償的方法進行修正，利用現有的52.4160MHz晶振完全精確地實現步進100Hz的要求。

2、產生模擬幅度調制信號

用調制信號去控制高頻振蕩的幅度，使其幅度的變化量隨調制信號成正比地變化，這一過程稱為幅度調制。若載波為uc=Uccosωct，調制信號為f（t）=cosΩt，則調幅波為

uAM（t）=Uc［1+macosΩt］cosωct（1）

普通調幅波利用模擬相乘器實現，但是外圍電路復雜，改變調制度需改變電路元件的參數，實現起來繁瑣?？梢圆捎肅PLD芯片結合DDS技術靈活的實現數字調幅，原理如圖2所示。

圖2 ?幅度調制原理框圖

由DDS產生的波形信號作為載波，在單片機內部作調制信號為1kHz的正弦波形存儲表，根據鍵盤所設定的調制度ma（10％～100％）與存儲表中的數據相乘的結果送CPLD與DDS得到的波形相乘，再與DDS信號相加就產生相應的數字調幅波編碼，經D/A轉換得到模擬調幅信號。

3、產生模擬頻率調制信號

在連續波調制中，載波可表示為uc=Uccosωct，調制信號為UΩ（t），調頻波是瞬時頻率的變化量與調制信號成正比，因此調頻波的瞬時角頻率除了載波角頻率ωc外，還附加一項和調制信號成正比的部分ω（t）=ωc+Δωf（t），Δωp（t）=kfuΩ（t），式中kf為比例系數，是單位調制信號強度引起的頻率變化。Δωf（t）的最大值Δωf稱為最大頻偏，反映在頻率上為f（t）=fc+Δfcos（2πft），調頻波的表達式：

UFM（t）=Uccos［（fc+Δfcos（2πft）t］（2）

圖3 ?頻率調制原理框圖

圖3為CPLD數字調頻電路，頻偏為5K時的控制字是50，將余弦波形與50相乘，并與單片機傳遞的頻率控制字相加，送入DDS模塊經D/A轉換就可以輸出調頻波，其設計原理圖如圖4所示。

圖4 ?頻率調制設計原理圖