基本DC-DC降壓轉換器電路設計

基本 DC-DC 降壓轉換器電路

在開始之前，我們先回顧一下DC-DC降壓轉換器的電路：

降壓轉換器中的元件權衡

了解您面臨的設計權衡非常重要。

為了幫助您，我開發了降壓設計中“什么影響什么”的矩陣：

喬治·比納的《什么影響什么》。

主要的權衡是電感（與 k 因子成反比，即峰峰值與平均電感電流之比）、輸出電容和開關頻率的選擇，以實現足夠的紋波和瞬態響應。

設計人員絕對應該利用穩壓器 IC 制造商的設計工具來確定元件值并進行電路仿真。

了解您的電容器

確保電容器在工作頻率下具有電容，并了解其自諧振頻率在哪里。

陶瓷在寬頻率范圍內表現良好，但電容相對較低。通常，一種電容器類型無法覆蓋整個頻率范圍，必須并聯使用兩種類型（例如陶瓷電容器和電解電容器），并且陶瓷電容器更靠近電路。

施加偏置電壓后，電容器也會損失大量額定電容。

信任但驗證：芯片和組件

在第三方制造的帶有微小、未標記元件的 PCB 上，您必須相信電路板填充器安裝了正確的元件。確保您的信任沒有被放錯地方。?

如果您已將芯片發送給制造商進行故障分析，請不要等待結果。如今芯片的質量水平非常高，而且芯片不太可能是壞的。該分析也需要一些時間。與此同時，您可能會發現真正的問題。

如果您使用的是數字芯片，請驗證您更改的設置實際上已寫入芯片中，而不僅僅是寫入 GUI 中。

考慮測試和測量

在沒有用示波器驗證的情況下，不要假設直流電壓是穩定的。

測量紋波的過程涉及很多內容，而執行該過程的適當設備非常昂貴。雖然最好使用精美的差分探頭，但您也可以使用單端探頭 - 只需確保地線非常短并連接到V?out旁邊。

使用 1x 探針（您可以自己構建）。10 倍探頭不具備您所需的靈敏度。

高頻尖峰通過電感器的寄生電容耦合到輸出。您可能需要減慢上部 MOSFET 的開啟速度，以減少底部 MOSFET 的振鈴或dv/dt雜散開啟，盡管這會降低效率。

分析您的輸入電容

輸入電容比輸出電容更難理解，但可能需要它來滿足輸入噪聲要求并確保您的電路不會缺乏電流。

輸入電容器具有較大的紋波電流，在 50% 占空比時達到峰值，產生熱量并縮短電容器的使用壽命。確保電流在其規格范圍內。當您在 中添加更多并聯C時，需要進行一個基本權衡，因為不斷降低的 ESR 將導致更高的紋波電流和更多的熱量。為了真正降低輸入紋波電流，您可能需要串聯電感器。

隨著占空比越高，從C?in汲取的電流也越高，從而導致芯片上的V?in壓降更多 — 如果V?in已經很低，因為您更接近達到較低的V?in限制，則這一點變得很重要 — 您可能需要在這些情況下添加C。

提前考慮 PCB 布局

了解電流路徑和高電流環路最小化的基礎知識。學校教授了很多有關前向電路路徑的知識，但對返回路徑卻一無所知，返回路徑顯示為完美的接地符號！進行布局，使返回電流可以遵循其自然路徑（最小化環路）。

保持電源路徑電感較低。通過它們的脈沖電流會產生電壓尖峰和輻射 EMI。高功率過孔是可以的，但應該了解它們的特性。

了解電路節點的阻抗水平并相應地保護它們。例如，誤差放大器的求和節點具有高阻抗并且對噪聲敏感——將其隔離并使其變小。

尊重模擬、數字和電源接地之間的劃分，并提供自然的返回路徑。星形接地可避免通過與敏感低電平電路共享的接地路徑運行大的脈沖電流。

了解（并尊重）你的極限

確保遵守熱降額曲線——在高溫下，最大電流和功耗總是從“標題”值降低。

確保引腳電壓永遠不會超出工作規格，無論是引腳對地還是引腳對引腳。例如，在其引腳對地規范內為一個引腳通電，但違反其引腳對引腳規范而對不同引腳進行供電可能會燒毀芯片。

注意控制器芯片的最小/最大可控打開和關閉時間，并確保您的操作不會太接近其限制。

審核編輯：黃飛

?