關于同步整流芯片參數適配的經驗

01 ? ? ? ? 背 景

同步整流作為目前開關電源輸出端整流常用的電路，具有提升效率、減小產品體積等明顯優勢。在對某機殼系列產品進行國產同步整流IC的產品改良中發現：將同步整流IC替換原IC后，樣機啟機后效率只有77%，相較于原樣機83%的規格值降低6%。本文將針對此問題進行分析和解決，并分享一些關于同步整流芯片參數適配的經驗。

02 ? ? ? ? 問題描述

在更換同步整流控制IC后啟機效率明顯降低，首先從同步整流工作異常開始著手測量。如圖1所示，在同步整流驅動波形測量的同時用熱成像儀測量同步整流MOS管的溫度，結果顯示器件在常溫下工作一分鐘左右溫度已經高達130℃，明顯異常。

從圖1可以看出，同步整流驅動信號在導通后極短的時間內關閉，且每個周期都如此。對比圖2的理想狀態后可以判斷產品同步整流異常關斷，輸出電流通過MOS管體二極管導通，最終導致效率明顯下降且器件溫度超高。

進一步對比替換前后兩個IC的規格差異，較明顯的差異在于替換后的IC消隱時間降低，由原來的3us降低為1.25us。（現多數國產SR芯片Tb-on時間基本在1.5us以下，多與消隱時間和漏感等的處理有一定的關系。增加此時間會使系統產生原副邊共通風險。）

03 ? ? ? ? 問題分析

該系列產品功率拓撲為反激和同步整流（圖3），同步整流電路工作原理較為簡單，即IC通過檢測同步整流MOS管源漏級電壓，當反激原邊MOS管開通時，IC檢測到源級電壓低于漏級電壓，同步整流MOS管關斷；當反激原邊MOS管關斷時，電感電壓感應電壓反向，IC檢測到源級電壓高于漏級電壓，給出驅動信號同步整流MOS管正向導通。根據圖1測試的波形可以看出，同步整流MOS管開通1.2uS后便關斷，這與IC的規格書和實際測量值中的空白導通時間（1.25us）相吻合。

測量顯示其在最小導通時間過后就關閉驅動，由此判斷是觸發了同步整流MOS的關斷條件。（這里同時測量SR采樣腳波形以及驅動波）

從測量結果可以發現，在空白導通時間內，SR采樣腳（圖4中綠色波形）處電壓始終在振蕩，在1.2us結束時，依然有高頻的振蕩波峰幅值。在查詢規格書后得知，采樣腳在小于3mV時會迫使芯片驅動關閉。

故問題點可以確認為——有某處的干擾導致SR采樣異常。

由反激原理可知，副邊開通時對應原邊MOS關斷，而原邊關斷時變壓器漏感、層間電容及主MOS結電容會產生高頻尖峰振蕩，該振蕩依然會通過變壓器耦合到副邊，導致副邊MOS管的源級電壓震蕩，影響同步整理的采樣電壓，導致MOS管提前關斷。

04 ? ? ? ? 解決措施及驗證結果 ? 整改方向一 源頭出發，削減振蕩

方案①：減小變壓器漏感，從根本上減小能量振蕩。

原邊振蕩的能量來源為未能傳輸到副邊的漏感能量，減小漏感可以直觀地減弱振蕩幅值，從而改善副邊的采樣環境。（此種方案受限于變壓器設計及制作工藝，實測時所用變壓器原邊為265uH電感，5.6uH漏感，此類僅2.1%漏感變壓器繼續優化較困難）? ??

方案②：減小振蕩的電容容值

主MOS關斷時的原邊振蕩為變壓器漏感、層間電容及主MOS結電容的振蕩。查看原理圖可知，其設計上額外在MOS的DS間添加并聯電容C410。

由振蕩頻率公式?F=1/（2π√Lk*Cp）

（Lk為變壓器漏感，Cp為等效電容，Cp=C410+MOS結電容）可知：

減小C410，即減小Cp可以提高振蕩頻率，在同樣阻尼衰減的作用下，高頻率的振蕩能夠在更快的時間內達到平穩，也就是可以搶在副邊SR采樣消隱時間內，把振蕩幅值以及對副邊的影響降到最低。

下圖6和圖7為實測波形。主MOS應力波形（黃）和副邊SR采樣波形（藍）。

在有C410電容時，第一個波周期為440ns（頻率2.17MHz），第二個波周期為220ns（頻率4.54MHz）；

在去除C410電容，第一個波周期為400ns（頻率2.5MHz），第二個波周期為180ns（頻率5.5MHz）；

如圖7所示，去除C410電容的振蕩波形平穩速度更快，有利于提高副邊SR的采樣精確度。? ?

整改方向二 改善RCD吸收參數，削減振蕩

方案①：減小吸收電容

吸收電容串聯二極管的寄生電容與漏感在正常工作中也存在振蕩，可以通過減小吸收電容可以改善這一點。實操中，將原有的222吸收電容更變為102電容，也可以達到改善采樣信號的目的。但是吸收電容的減小導致主MOS應力尖峰的明顯增大，已超過承受規格，故該方案在此型號中不可取。

方案②：增大吸收電阻

吸收電組的增大，可以使得每個周期內通過RCD瀉放的漏感能量減少，即吸收電容與漏感的諧振能量減少，從而改善對副邊SR采樣。

從以下圖9和圖10波形可以看到，在吸收電阻從75K增大到100K時，二次振鈴的幅值由3.6V降低至1.375V。

最后針對空白導通時間后采樣擾動導致SR芯片誤關斷問題作出改善措施匯總如下：

①減小變壓器漏感；②減小振蕩的電容容值（主mos結電容及并聯電容）；③減小原邊吸收電容；④增大原邊吸收電阻；⑤SR采樣走線，單點走線至驅動MOS對應引腳。

結合上述優化方案，我們在產品設計時首先對于變壓器設計很關鍵，對于反激變壓器來說，可以盡量通過繞法設計去減小變壓器漏感，再平衡產品效率以及EMC性能的情況下盡量減小主mos結電容及并聯電容容值；最后，再PCB布局以及走線時對于SR這類易受干擾的走線，需單點連接至驅動MOS對應引腳。同時改善結果判定方法：保證SR采樣信號的平穩度，波形達到平穩的時間小于SR芯片最小導通時間，最終導入措施后產品的效率也恢復正常與替換前一致如圖11所測試到波形。

不同的IC對于同步整流MOS管的開通以及關斷的檢測條件都有不同，希望通過本案例的調試與分析后得出一些對同步整流誤關斷導致效率降低問題的解決方案，可以為后續類似的問題提供一些經驗與幫助。

審核編輯：黃飛

?