電子發燒友App
硬件工程師，不管做什么產品，一般都會用類似下面的PMOS開關電路，而且一般用做電源控制。
這個電路看著比較簡單，但是呢，在實際應用中，稍不注意的話，可能會出現下面的幾個問題：
1、PMOS開關開啟的一瞬間，前級電源電壓跌落，或者直接被拉死
2、PMOS開關開啟的一瞬間，MOS管沖擊電流太大，MOS管損壞
3、PMOS開關由開啟變為斷開時，輸出端Vout電壓先降低，后上升，然后再下降，即下電波形出現回溝
下面就來說明下這些問題是如何產生的，以及如何解決。
電路基本原理
為了照顧下剛入門的同學，還是先來解釋下電路的工作原理，以及各個器件的作用
先說工作原理
1、當控制信號PWR_EN為高時，三極管Q1導通，R2下端等于接GND。由于R1和R2的分壓作用，MOS管M1的Vgs會有壓差Vgs=-Vin*R1/(R 1+R2)，即M1最終會導通。
2、當控制信號PWR_EN為低時，三極管Q1不導通，那么R2下端相當于懸空。那么MOS管M1的柵極會被R1拉到和輸入電壓Vin一樣，即Vgs=0，那么M1最終狀態會是不導通。
所以說，我們通過控制PWR_EN的高低，就能夠控制PMOS M1的導通和關斷，這也就是這個電路的基本原理。
再來看下每個器件的作用。
如上圖所示，各個器件的作用應該都說清楚了吧，我們繼續看前面提到的實際應用中，我們可能會遇到的幾個問題。?
幾個問題的解釋及解決辦法
1、PMOS開關開啟的一瞬間，前級電源電壓跌落，或者直接被拉死
我們把這個電路做一個仿真，加上輸入20V電壓，電源內阻100mΩ，負載10Ω，負載濾波電容1000uF，PMOS開通的瞬間Vin波形如下圖（實驗1）：
可以看到，輸入端Vin電源20V，在PMOS開啟的時候，瞬間被拉到了11.8V。
那么為什么會如此呢？
道理其實很簡單，Vout網絡接了一個很大的電容1000uF，開關打開的時候，輸出電壓Vout從0V要上漲到20V，這個電容有就要從0V被充電到20V。如果開關的時間比較短，充電的電流就會比較大。
這一點也比較容易理解，電容從0V到20V，被充入的電荷量Q=C*U，如果開關的時間是t，那么平均充電電流就是I=Q/t=C*U/t，電容量C是已知的，為1000uF，電壓U=20V，所以說這個充電電流 I=1000uF*20V/t就反比于開關的開通時間。
那充電電流大為啥輸入電壓就會跌落呢？我們要知道這個充電電流來源于源端，也就是電壓源V2，我們聯想下,工作中實際的電路，源端電源肯定不是理想的電源，總會有內阻，或者說線路上總會有阻抗，電流一大，必然會有壓降，這個壓降就會造成電壓跌落。
需要注意，我仿真的時候，給電壓源V2的內阻就是100mΩ，這也是為了模擬真實的場景，同時呢，也只有這樣才能看到電源Vin有跌落的情況。如果不設定內阻，電源源V2是理想電壓源，那么肯定是看不到電源跌落的。
很容易想到，如果我們把這個內阻設得大些，那么跌落得肯定更多。
我們試一下，將內阻Rser從50mΩ，100mΩ，200mΩ，500mΩ做一個對比，一起看看跌落的情況。如下圖（實驗2），可以看到，50mΩ時，電壓Vin只跌落到了15V左右，沒有像100mΩ是跌到了11.8V這么多，而500mΩ時電壓已經跌落到了6V左右。
前面說到，電容平均充電電流是I=Q/t=C*U/t，C是負載的電容量，也就是說C越大，那么平均充電電流越大，源端內阻上的壓降也越大，即電壓跌落也會越大。
我們也可以仿真來驗證下，我們設定V2的內阻為100mΩ不變，負載端電容分別是100uF，1000uF，10000uF，結果如下圖（實驗3）
可以看到，確實與我們的分析是一致的，100uF的時候，電壓只跌落到了16.5V，相對于1000uF的11.8V，還是要小不少的。
由以上可以知道，負載端電容量越大，是越容易發生電源跌落的情況的。但是呢？有時候我們的負載就是需要那么大的電容，那怎么辦呢？
其實我們還可以調整開關的速度，我們可以通過調整R1，R2，C1的大小，來調整PMOS開關開通的時間。
根據前面的公式，I=Q/t=C*U/t，如果負載電容C固定了，電壓U也確定了，我們可以通過調整電路，增大開關的開通時間t，也能降低充電電流的大小，最終也可以讓電源跌落更小。
還是來仿真下，我們保持電源內阻為100mΩ，濾波電容為1000uF不變，R1，R2保持10K不變。然后讓開關MOS的gs之間的跨接電容分別為100nF，470nF，1uF，4.7uF，對比波形如下圖（實驗4）
可以看到，100nF時跌落最多，跌到了11.8V，而4.7uF的時候，跌落是最小的，另外一方面，我們也可以看到下沖的寬度，100nF時，寬度是最小的，說明此時開通速度最快。
我們保持電源內阻為100mΩ，濾波電容為1000uF不變，gs跨接電容為100nF不變，單獨調整下R1和R2，讓其分別等于10K，47K，100k，470k，看下效果，仿真如下圖（實驗5）
可以看到，效果和調節gs之間的電容差不多，在電阻調整到470k之后，輸入端電壓跌落已經比較小了。
好了，相信到這里，你應該已經知道了為什么PMOS開啟的時候，輸入電壓有跌落了，以及出現這種情況之后，我們只需要調整R1，R2，Cgs就好了。
需要注意的是，以上只是為了簡單說明道理，實際電路應用過程中要更為復雜。比如說我仿真內阻都是用的100mΩ，實際電路中電路不僅僅有內阻，還有電感，這些都會造成輸入端有壓降，但是另外一方面，輸入端也會有電容，開通瞬間，輸入端的電容也會給負載電容提供電流，最終跌落可能也不明顯。有時呢，輸入源端可能有限流保護，如果開通瞬間拉取電流過大，那么會造成前級過流保護，導致電源被拉死，這些都需要具體情況具體分析。
好了，關于這個跌落的問題就說到這里了，下面繼續其他問題。
2、PMOS開關開啟的一瞬間，PMOS燒毀
提到MOS燒毀，一般來說，就是其非工作在SOA區（安全工作區，Safe operating area）。
顯然，在這個場景，容易出現的就是MOS管過流了。我們還是以上面的仿真電路為例子，看下導通時MOS管的電流情況。
仿真條件：PMOS型號為SI4425，電壓源V2=20V，內阻=100mΩ，負載電容1000uF，R1=R2=10k，gs端跨接電容100nF。
波形如下圖（實驗6）
可以看到，MOS管瞬間最大電流已經達到了80A+，這個電流太大了，MOS管有風險，為什么這么說呢？我們可以看下使用PMOS管SI4425的手冊，可以看到，其最大允許的電流是50A。
這一點，我們也可以從其SOA曲線上看出來。
此時，這個PMOS超規格使用了，并沒有工作在SOA區間，是可能會損壞的。
那怎么辦呢？選更高電流的PMOS嗎？當然，這是一個可選的方案，不過呢，電流更高的PMOS價格肯定會更高的。此時我們可以調節下外圍電阻或是電容，讓PMOS更慢開通，這樣可以將電流降下來。
按照前面說的，我們可以調整R1，R2，C2（gs間跨接電容）達到這個目的。我們將gs間跨接電容分別調至470nF，1uF，4.7uF，對比看看電流的情況，如下圖（實驗7）。
可以看到，在Cgs=1uF的時候，此時Ids最大只有40A，而PMOS SI4425最大瞬間電流可以過50A，僅從電流Ids來考慮，是OK的，并且滿足80%的降額（50A*0.8=40A）。
假如我們選定Cgs=1uF，我們還需要看下此時的功率是否有超標（結合SOA曲線看），從曲線上看，MOS管開通時間約為1ms，這期間最大功率約為280W，如下圖。
假設這個PMOS應用場景是單脈沖（即非周期性開通，只是偶爾開通一次），從手冊看到其1ms時歸一化熱阻系數r(t)=0.007。
芯片正常熱阻是Rja=50℃/W，最高結溫是150℃，假設環境溫度是25℃，那么其1ms能抗的瞬間功率是：Pmax={(150℃-25℃)/Rja}/r(t)= ?357W
即PMOS ?SI4425在1ms瞬間能扛的功率是357W，而將Cgs電容調整到了1uF之后，實際功率是280W，因此并沒有超過PMOS的功率限制，也即是說其工作在了SOA區，是OK的。
綜上所述，在Cgs是100nF的時候，PMOS沒有工作在SOA區，而我們調整Cgs電容到1uF之后，PMOS就能工作在SOA區，因此就不會出現損壞的問題了。
以上是從仿真的角度看PMOS有沒有損壞的風險。實際在我們電路應用中，對于這種功率PMOS做開關，我們一般也是要去測量PMOS開通時的電壓和電流曲線，以此來判斷是否是安全的。
再來說一個我曾經遇到過的奇特現象，也就是第3個問題。
3、PMOS開關由開啟變為斷開后，輸出端Vout電壓先降低，后上升，然后再下降，即下電波形出現回溝
先看下這是個什么現象，如下圖，在PMOS斷開的時候，輸出電壓Vout出現回溝
這個波形是用下面這個電路仿真出來的（實驗8）
相對于前面的PMOS開關仿真電路，其實沒有差異，僅僅是我將負載換成了一個開關電路而已，那為什么改變了負載之后，Vout的下電波形就不正常了呢？遇到這種情況我們該如何調整呢？
原因其實也不難理解，就是PMOS從導通到關斷，總有一個過程，PMOS的阻抗會從接近于0（導通）到電阻無窮大（斷開），也就是說存在一段時間，PMOS的會有一定的阻值，而負載也非恒定電阻。在Vout下電過程中，負載獲得的電壓下降到一定程度，負載電路可能因為欠壓突然停止工作，其所需電流急劇減小，即其等效電阻突然變大，那么會導致其獲得的分壓變大，這個時候就會出現上面的情況，Vout電壓又漲上去了。
上面的過程簡單畫個示意圖如下所示：Vout的電壓等于Vin在PMOS和負載上面的分壓，如果負載RL突然變大，那么就有可能出現Vout突然上漲的情況。
經過上面的分析，應該很容易想到，出現回溝的地方，應該就是PMOS從導通到關斷切換的時刻，也就是PMOS的Vgs電壓等于其Vgsth的時候，關于這一點，我們也可以從仿真波形中看出，如下圖所示。
回溝出現的地方，就是PMOS的Vgs=-1V的時候，我們可以從SI4425手冊中看到，該PMOS的Vgsth就是-1V~-3V，印證我們前面的分析沒毛病。
那么問題又來了，我們如何解決這個回溝的問題呢？
很多時候，我們讓這個PMOS更快的關閉就能解決了，比如我們將PMOS的g和s跨接的電容從100nF調整到10nF，可以看到回溝基本沒有了（只有500mV左右，實際電路一般不影響使用），如下圖所示（實驗9）
我們也可以在輸出端加一個濾波電容，這樣可以避免負載等效RL突然變大。
這個原理是這樣的：加了濾波電容后，等效負載就變成了原本的RL和新加的電容阻抗的并聯，所以哪怕原本的RL突然變得很大，因為有電容阻抗的存在，總的負載阻抗也不會變得很大（不會超過電容的阻抗）。我們現在討論的是pmos關斷的瞬間，這個過程是短暫的，信號可以看成是交流，因此電容不可看成是開路，它也構成了總的阻抗的一部分。所以，只要電容值合理，是可以解決電容回溝的問題的。
印證下，我們在上面的電路的負載端加一個1uF的濾波電容，仿真如下（實驗10）
可以看到，Vout此時完全沒有回溝了，下電波形非常好。
小結
本期內容就寫到這里了，可以看到，小小的PMOS電路，其門道也是不少的，畢竟我們都沒有辦法固定一個電路去適應所有的應用場景。一個電路，可能用在這個場景沒問題，用在其他場景就出問題了。當然，這也并不可怕，我們只需要理解問題的原因是什么，結合測試，根據波形，不斷分析優化，也就能設計出安全可靠的電路了。
審核編輯：黃飛
?
工商網監
評論