電源設計—差模濾波原理

?

?

一?前言

電源基本是每個電子電路的核心部分之一，怎么做好一個電源的EMC設計，卻是一個能困擾大部分硬件工程師很長時間的難題。一般的BUCK電路中，芯片的工作頻率都會在幾十KHz到幾MHz，而這也是BUCK電路產生EMI問題的關鍵。（本文主要以BUCK電路為模型來分析差模濾波該怎么去設計！干貨滿滿，請耐心看完，收獲不淺）

?

二?差模濾波原理

能實現差模濾波的電路有很多，這里就以L式“π型濾波電路”為例進行分析；此差模電路為什么能實現濾波的原因：若L為1uH，（即10^-6）；C為1uF，則F約為159KHz。

串聯濾波器件選擇L是因為（XL=2πfL）電感通低頻阻高頻，BUCK電路的輸入一般都是直流，頻率較低，而BUCK電路自身的開關頻率在整個頻域上不是特別高，但是對于電感L來講，是比較高的一個頻率，能使得L在幾十KHZ到幾MHz下，呈現為一個高阻狀態；反之，電容通高頻阻低頻，在這個頻率范圍下，電容會呈現一個低阻狀態。

?

三?參數設計

因為此電路是一個低通濾波器，電感是串聯器件，對于電流的大小比較敏感，而電感的通流能力越大，線徑就需要越粗，因此在設計差模濾波電路的時候，建議先確定合適的L，再去計算合適的電容C。

這里計算LC的振蕩頻率的時候，不能直接讓F=1/2π√LC等于BUCK電路的開關頻率！一是因為振蕩頻率在這么高的頻率不僅沒有濾除原來的噪聲，甚至濾波電路自身還會成為噪聲源；二是因為我們測試頻率是從幾百KHz到幾GHz，為了讓濾波能力最大化，所以LC電路的頻率需要“小于”電路的開關頻率！

為了讓電源輸出的紋波比較穩定的同時，電源前端的LC濾波效果最大化，有關資料會推薦將LC的諧振頻率取BUCK開關頻率1/10來計算，因此計算L與C參數的時候，其計算公式與常規的算法上略有不同為“FLC=FSW/10=1/2π√LC”一般在此基礎上，還對此濾波電路的濾波做加強，也就是在外圍再加一對匹配電容，此電容為LC里的4倍容值大?。–11=4C1，C22=4C2）。

?

四?電路設計

前面描述了那么多，但是最關鍵的地方還是在PCB的Layout上面，布局不合理，有時候怎么調整都不會有明顯的變化：

1.濾波不供地，左右電容的GND被迫分離，濾波效果不理想；

2.模塊不緊湊，布局導致模塊電路被迫分散，濾波效果不理想；

3.分地不徹底，后級GND繞過濾波電路回前級，濾波效果不理想；

想要讓電源的EMI測試順利，且測試數據漂亮，在Layout上不能少花時間。下圖為一個實際測試，EMI效果良好的PCB布局，前端共模起抑制與隔離效果，因此共模底部與周邊不可以放置銅皮；而差模濾波電路為例確保噪聲的濾波效果最大化，放置GND的銅皮位置（也就是GND鋪銅網絡），選擇在差模濾波后端，靠近電源芯片處，且前端布局不要讓銅皮離濾波電路過近，這個位置的濾波電感最好選擇屏蔽電感，可進一步優化濾波效果。

（此圖為參考與推薦布局，實際布局還需自行根據結構、器件大小等其他因素來調整布局。）

?

五?實際案例

這是某個車載客戶在測試VCE的時候，發現BUCK電路的400KHz頻率超標，由于客戶板內PCB沒有差模濾波電路，所以飛了一個DEMO板來測試，最左側數據是沒有加措施的在75dB的位置；中間數據是加了一個8.2uH電感、左右各并一個2.2uF電容的測試數據，在58dB的位置；最右側的數據是在上一個措施上再在左右兩側彌補一個10uF電容，在40dB的位置，測試得出的效果！

這是另一個車載客戶在測試RE單極子天線的時候，發現測試BUCK電路的頻率整體都比較高，這個電源芯片的工作頻率也是400KHz，因為電源模塊是客戶外購的，電路部分當時不方便整改，也是在外圍飛的DEMO板進行測試！

?

六?總結

電源EMI設計，這些濾波電路你在測試的時候，可以用不上或者用不著，但是不能沒有，不然后期測試想調整的時候，沒有位置也沒有空間。此外，在考慮電源PCB布局的時候，一定要規劃好電源的回路，不能給電源的回路過于開放，導致噪聲路徑不可控！

審核編輯：劉清