電子發燒友App
01
柵極驅動部分
常用的mos管驅動電路結構如圖1所示，驅動信號經過圖騰柱放大后，經過一個驅動電阻Rg給mos管驅動。其中Lk是驅動回路的感抗，一般包含mos管引腳的感抗，PCB走線的感抗等。在現在很多的應用中，用于放大驅動信號的圖騰柱本身也是封裝在專門的驅動芯片中。本文要回答的問題就是對于一個確定的功率管，如何合理地設計其對應的驅動電路(如驅動電阻阻值的計算，驅動芯片的選型等等)。
注1：圖中的Rpd為mos管柵源極的下拉電阻，其作用是為了給mos管柵極積累的電荷提供泄放回路，一般取值在10k~幾十k這一數量級。由于該電阻阻值較大，對于mos管的開關瞬態工作情況基本沒有影響，因此在后文分析mos的開關瞬態時，均忽略Rpd的影響。
注2：Cgd，Cgs，Cds為mos管的三個寄生電容，在考慮mos管開關瞬態時，這三個電容的影響至關重要。
圖1 mos驅動電路結構
1.1 驅動電阻的下限值
驅動電阻下限值的計算原則為：驅動電阻必須在驅動回路中提供足夠的阻尼，來阻尼mos開通瞬間驅動電流的震蕩。
當mos開通瞬間，Vcc通過驅動電阻給Cgs充電，如圖2所示(忽略Rpd的影響)。根據圖2，可以寫出回路在s域內對應的方程:
根據式(1)可以求解出ig，并將其化為典型二階系統的形式
根據式(2)，可以求解出該二階系統的阻尼比為：
為了保證驅動電流ig不發生震蕩，該系統的阻尼比必須大于1，則根據(3)可以求解得到：
式(4)給出了驅動電阻Rg的下限值，式(4)中Cgs為mos管gs的寄生電容，其值可以在mos管對應的datasheet中查到。而Lk是驅動回路的感抗，一般包含mos管引腳的感抗，PCB走線的感抗，驅動芯片引腳的感抗等，其精確的數值往往難以確定，但數量級一般在幾十nH左右。
因此在實際設計時，一般先根據式(4)計算出Rg下限值的一個大概范圍，然后再通過實際實驗，以驅動電流不發生震蕩作為臨界條件，得出Rg下限值。
圖2 mos開通時的驅動電流
1.2 驅動電阻的上限值
驅動電阻上限值的計算原則為：防止mos管關斷時產生很大的dV/dt使得mos管再次誤開通。
當mos管關斷時，其DS之間的電壓從0上升到Vds(off)，因此有很大的dV/dt，根據公式：i=CdV/dt，該dV/dt會在Cgd上產生較大的電流igd，如圖3所示。
圖3 mos關斷時的對應電流
該電流igd會流過驅動電阻Rg，在mos管GS之間又引入一個電壓，當該電壓高于mos管的門檻電壓Vth時，mos管會誤開通，為了防止mos管誤開通，應當滿足：
式(6)給出了驅動電阻Rg的上限值，式(6)中Cgd為mos管gd的寄生電容，Vth為mos管的門檻電壓，均可以在對應的datasheet中查到，dV/dt則可以根據電路實際工作時mos的DS電壓和mos管關斷時DS電壓上升時間(該時間一般在datasheet中也能查到)求得。
從上面的分析可以看到，在mos管關斷時，為了防止誤開通，應當盡量減小關斷時驅動回路的阻抗?；谶@一思想，下面再給出兩種很常用的改進型電路，可以有效地避免關斷時mos的誤開通問題。
圖4 改進電路1
圖4給出的改進電路1是在驅動電阻上反并聯了一個二極管，當mos關斷時，關斷電流就會流經二極管Doff，這樣mos管gs的電壓就為二極管的導通壓降，一般為0.7V，遠小于mos的門檻電壓(一般為2.5V以上)，有效地避免了mos的誤開通。
圖5 改進電路2
圖5給出的改進電路2是在驅動電路上加入了一個開通二極管Don和關斷三級管Qoff。當mos關斷時，Qoff打開，關斷電流就會流經該三極管Qoff，這樣mos管gs的電壓就被鉗位至地電平附近，從而有效地避免了mos的誤開通。
1.3 驅動電阻阻值的選擇
根據1.1節和1.2節的分析，就可以求得mos管驅動電阻的上限值和下限值，一般來說，mos管驅動電阻的取值范圍在5~100歐姆之間，那么在這個范圍內如何進一步優化阻值的選取呢？這就要從損耗方面來考慮，當驅動電阻阻值越大時，mos管開通關斷時間越長(如圖6所示)，在開關時刻電壓電流交疊時間久越大，造成的開關損耗就越大(如圖7所示)。所以在保證驅動電阻能提供足夠的阻尼，防止驅動電流震蕩的前提下，驅動電阻應該越小越好。
圖6 mos開關時間隨驅動電阻的變化
比如通過式(4)和式(6)的計算得到驅動電阻的下限為5歐姆，上限為100歐姆。那么考慮一定的裕量，取驅動電阻為10歐姆時合適的，而將驅動電阻取得太大(比如50歐姆以上)，從損耗的角度來講，肯定是不合適的。
1.4 驅動芯片的選型
對于驅動芯片來說，選型主要考慮如下技術參數：驅動電流，功耗，傳輸延遲時間等，對隔離型驅動還要考慮原副邊隔離電壓，瞬態共模抑制等等(common mode transient immunity)，下面就分別加以介紹。
最大電流
在mos管開通的時候，根據圖2，可以得到mos開通瞬間的驅動電流ig為(忽略Lk的影響)
其中ΔVgs為驅動電壓的擺幅，那么在選擇驅動芯片的時候，最重要的一點就是驅動芯片能提供的最大電流要超過式(7)所得出的電流，即驅動芯片要有足夠的“驅動能力”。
功耗
驅動功率計算表達式如下：
其中Qg為柵極充電電荷，可以在datasheet中查到，ΔVgs為驅動電壓的擺幅，fs為mos的開關頻率，在實際選擇驅動芯片時，應選擇驅動芯片所能提供的功率大于式(8)所計算出來的功率。同時還要考慮環境溫度的影響，因為大多數驅動芯片所能提供的功率都是隨著環溫的升高而降額的，如圖8所示。
圖8 驅動允許的損耗功率隨著環溫升高而降低
傳輸延遲(Propagation Delay)
所謂傳輸延遲，即驅動芯片的輸出上升沿和下降沿都要比起輸入信號延遲一段時間，其對應的波形如圖9所示。對于傳輸延遲來說，我們一般希望有兩點：1)傳輸延時的實際要盡量短。2)“開通”傳輸延時和“關斷”傳輸延時的一致性要盡量好。
圖9 驅動芯片輸入輸出傳輸延時
下面就針對第二點來說一說，如果開通和關斷傳輸延時不一致會有什么影響呢？我們以常用的IGBT驅動，光耦M57962為例，給出其傳輸延時的數據，如圖10所示。
圖10 M57962的傳輸延時數據
從圖10可以看到，M57962的的開通傳輸延時一般為1us，最大為1.5us；關斷傳輸延時一般為1us，最大為1.5us。其開通關斷延時的一致性很差，這樣就會對死區時間造成很大的影響。假設輸入M57962的驅動死區設置為1.5us。那么實際到IGBT的GE級的驅動死區時間最大為2us(下管開通延時1.5us, 上管關斷延時1us)，最小僅為1us(下管開通延時1us, 上管關斷延時1.5us)。造成實際到達IGBT的GE級的死區時間的不一致。因此在設計死區時間時，應當充分考慮到驅動芯片本身的傳輸延時的不一致性，避免因此造成的死區時間過小而導致的橋臂直通。
原副邊絕緣電壓
對于隔離型驅動來說(光耦隔離，磁耦隔離)。需要考慮原副邊的絕緣電壓，一般項目中都會給出絕緣電壓的
相關要求。若沒有相關要求，一般可取絕緣電壓為mos電壓定額的兩倍以上。
02
外圍保護電路
R7作用：防靜電影響MOS，管子的DG,GS之間分別有結電容, DS之間電壓會給電容充電,這樣G極積累的靜電電壓就會抬高直到mos管導通，電壓高時可能會損壞管子. 同時為結電容提供泄放通道，可以加快MOS開關速度。阻值一般為幾千左右。
R6和D3作用：在MOS關斷時，這個回路快速放掉柵極結電容的電荷，柵極電位快速下降，因此可以加快MOS開關速度。另外，高頻時， MOSFET的輸入阻抗將降低，而且在某個頻率范圍內將變成負阻，會發生振蕩，這個電阻可以減少震蕩。R6阻值一般較小，幾歐到幾十歐左右。
C11，R8和d5作用：MOS有分布電感，關斷時會有反峰電壓。Rc部分用于吸收尖波，這個設計給這個反峰提供了釋放回路。D5是為了防止高電壓擊穿mos。經實驗，去掉該回路后波形有很大的震蕩。
03
減少振鈴的方法
三種方法：
3.1 PCB設計
減少VCC，GND與MOS的距離
效果：
3.2 柵極/自舉電阻
兩電阻示意圖如下：
設計的特點是增加開通時間，但不影響關斷時間。增大電阻可以減少振鈴，但是會增大損耗，且不改變振鈴頻率，因為只是用其吸收能量罷了。
下面是振鈴的幅度以及能量的損耗示意圖：
3.3加入開關阻尼RC
示意圖
RC的選擇可以根據示波器上測出的振鈴頻率計算：
振鈴減少的效果：
3.4 加入共源極電感
這種方法缺點是電感值難以調整，且損耗大。
3.5部分常見波形
工作在線性區，損耗巨大，原因可能是布線太長，電感太大
高頻振鈴嚴重
上升下降沿緩慢，可能因為驅動芯片驅動能力太差，或者是柵極驅動電阻太大
有振鈴的方波，邊沿陡峭，開關速度快，損耗小，可以略微增大柵極電阻
測量的是上管的驅動，由于自舉電容較小，提供的電荷不足，無法保證GD間的電壓
完美波形
04
緩沖電路設計
關于緩沖電路
基本拓撲電路上一般沒有吸收緩沖電路，實際電路上一般有吸收緩沖電路，吸收與緩沖是工程需要，不是拓撲需要。
吸收與緩沖的功效：
●防止器件損壞，吸收防止電壓擊穿，緩沖防止電流擊穿
●使功率器件遠離危險工作區，從而提高可靠性
●降低（開關）器件損耗，或者實現某種程度的關軟開
●降低di/dt和dv/dt，降低振鈴，改善EMI品質
●降低di/dt和dv/dt，降低振鈴，改善EMI品質
也就是說，防止器件損壞只是吸收與緩沖的功效之一，其他功效也是很有價值的。
吸收
吸收是對電壓尖峰而言。
電壓尖峰的成因 :
●電壓尖峰是電感續流引起的。
●引起電壓尖峰的電感可能是：變壓器漏感、線路分布電感、器件等效模型中的感性成分等。
●引起電壓尖峰的電流可能是：拓撲電流、二極管反向恢復電流、不恰當的諧振電流等。
減少電壓尖峰的主要措施是：
●減少可能引起電壓尖峰的電感，比如漏感、布線電感等
●減少可能引起電壓尖峰的電流，比如二極管反向恢復電流等
●如果可能的話，將上述電感能量轉移到別處。
●采取上述措施后電壓尖峰仍然不能接受，最后才考慮吸收。吸收是不得已的技術措施
拓撲吸收
將開關管Q1、拓撲續流二極管D1和一個無損的拓撲電容C2組成一個在布線上盡可能簡短的吸收回路。
拓撲吸收的特點：
●同時將Q1、D1的電壓尖峰、振鈴減少到最低程度。
●拓撲吸收是無損吸收，效率較高。
●吸收電容C2可以在大范圍內取值。
●拓撲吸收是硬開關，因為拓撲是硬開關。
體二極管反向恢復吸收
開關器件的體二極管的反向恢復特性，在關斷電壓的上升沿發揮作用，有降低電壓尖峰的吸收效應。
RC吸收
●RC吸收的本質是阻尼吸收。
●有人認為R 是限流作用，C是吸收。實際情況剛好相反。
●電阻R 的最重要作用是產生阻尼，吸收電壓尖峰的諧振能量，是功率器件。
●電容C的作用也并不是電壓吸收，而是為R阻尼提供能量通道。
●RC吸收并聯于諧振回路上，C提供諧振能量通道，C 的大小決定吸收程度，最終目的是使R形成功率吸收。
●對應一個特定的吸收環境和一個特定大小的電容C，有一個最合適大小的電阻R，形成最大的阻尼、獲得最低的電壓尖峰。
●RC吸收是無方向吸收，因此RC吸收既可以用于單向電路的吸收，也可用于雙向或者對稱電路的吸收。
RC吸收設計
●RC吸收的設計方法的難點在于：吸收與太多因素有關，比如漏感、繞組結構、分布電感電容、器件等效電感電容、電流、電壓、功率等級、di/dt、dv/dt、頻率、二極管反向恢復特性等等。而且其中某些因素是很難獲得準確的設計參數的。
●比如對二極管反壓的吸收，即使其他情況完全相同，使用不同的二極管型號需要的RC吸收參數就可能有很大差距。很難推導出一個通用的計算公式出來。
●R 的損耗功率可大致按下式估算：
Ps = FCU2
其中U為吸收回路拓撲反射電壓。
●工程上一般應該在通過計算或者仿真獲得初步參數后，還必須根據實際布線在板調試，才能獲得最終設計參數。
RCD吸收
特點
●RCD吸收不是阻尼吸收，而是靠非線性開關D 直接破壞形成電壓尖峰的諧振條件，把電壓尖峰控制在任何需要的水平。
●C 的大小決定吸收效果（電壓尖峰），同時決定了吸收功率（即R的熱功率）。
●R 的作用只是把吸收能量以熱的形式消耗掉。其電阻的最小值應該滿足開關管的電流限制，最大值應該滿足PWM逆程RC放電周期需要，在此范圍內取值對吸收效果影響甚微。
●RCD吸收會在被保護的開關器件上實現某種程度的軟關斷，這是因為關斷瞬間開關器件上的電壓即吸收電容C上的電壓等于0，關斷動作會在C 上形成一個充電過程，延緩電壓恢復，降低dv/dt，實現軟關斷。
不適應性
●RCD吸收一般不適合反激拓撲的吸收，這是因為RCD吸收可能與反激拓撲相沖突。
●RCD吸收一般不適合對二極管反壓尖峰的吸收，因為RCD吸收動作有可能加劇二極管反向恢復電流。
鉗位吸收
RCD 鉗位
●盡管RCD鉗位與RCD吸收電路可以完全相同，但元件參數和工況完全不同。RCD吸收RC時間常數遠小于PWM周期，而RCD鉗位的RC時間常數遠大于PWM周期。
●與RCD吸收電容的全充全放工況不同，RCD鉗位的電容可以看成是電壓源，其RC充放電幅度的谷值應不小于拓撲反射電壓，峰值即鉗位電壓。
●由于RCD鉗位在PWM電壓的上升沿和下降沿都不會動作，只在電壓尖峰出現時動作，因此RCD鉗位是高效率的吸收。
齊納鉗位
●齊納鉗位的幾種形式。
●齊納鉗位也是在電壓尖峰才起作用，也是高效率吸收。
●某些場合，齊納鉗位需要考慮齊納二極管的反向恢復特性對電路的影響。
●齊納吸收需注意吸收功率匹配,必要時可用有源功率器件組成大功率等效電路
無損吸收
無損吸收的條件
●吸收網絡不得使用電阻。
●不得形成LD電流回路。
●吸收回路不得成為拓撲電流路徑。
●吸收能量必須轉移到輸入側或者輸出側。
●盡量減少吸收回路二極管反向恢復電流的影響。
無損吸收是強力吸收，不僅能夠吸收電壓尖峰，甚至能夠吸收拓撲反射電壓
緩沖
緩沖是對沖擊尖峰電流而言
●引起電流尖峰第一種情況是二極管（包括體二極管）反向恢復電流。
●引起電流尖峰第二種情況是對電容的充放電電流。這些電容可能是：電路分布電容、變壓器繞組等效分布電容、設計不恰當的吸收電容、設計不恰當的諧振電容、器件的等效模型中的電容成分等等。
緩沖的基本方法：
●在沖擊電流尖峰的路徑上串入某種類型的電感，可以是以下類型：
緩沖的特性：
●由于緩沖電感的串入會顯著增加吸收的工作量，因此緩沖電路一般需要與吸收電路配合使用。
●緩沖電路延緩了導通電流沖擊，可實現某種程度的軟開通（ZIS)。
●變壓器漏感也可以充當緩沖電感。
LD 緩沖
特點：
●可不需要吸收電路配合。
●緩沖釋能二極管與拓撲續流二極管電流應力相當甚至更大。
●緩沖釋能二極管的損耗可以簡單理解為開關管減少的損耗。
●適當的緩沖電感（L3）參數可以大幅度減少開關管損耗，實現高效率。
LR 緩沖
特點：
●需要吸收電路配合以轉移電感剩余能量。
●緩沖釋能電阻R的損耗較大，可簡單理解為是從開關管轉移出來的損耗。
●R、L參數必須實現最佳配合，參數設計調試比較難以掌握。
●只要參數適當仍然能夠實現高效率。
飽和電感緩沖
●飽和電感的電氣性能表現為對di/dt敏感。
●在一個沖擊電流的上升沿，開始呈現較大的阻抗，隨著電流的升高逐漸進入飽和，從而延緩和削弱了沖擊電流尖峰，即實現軟開通。
●在電流達到一定程度后，飽和電感因為飽和而呈現很低的阻抗，這有利于高效率地傳輸功率。
●在電流關斷時，電感逐漸退出飽和狀態，一方面，由于之前的飽和狀態的飽和電感量非常小，即儲能和需要的釋能較小。另一方面，退出時電感量的恢復可以減緩電壓的上升速度，有利于實現軟關斷。
●以Ls2為例，5u表示磁路截面積5mm2，大致相當于1顆PC40材質442的小磁芯飽和電感特性
●熱特性
飽和電感是功率器件，通過進入和退出飽和過程的磁滯損耗（而不是渦流損耗或者銅損）吸收電流尖峰能量，主要熱功率來自于磁芯。
這一方面要求磁芯應該是高頻材料，另一方面要求磁芯溫度在任何情況下不得超過居里溫度。這意味著飽和電感的磁芯應該具有最有利的散熱特性和結構，即：更高的居里溫度、更高的導熱系數、更大的散熱面積、更短的熱傳導路徑。
●飽和特性
顯然飽和電感一般不必考慮使用氣隙或者不易飽和的低導磁率材料。
●初始電感等效特性
在其他條件相同情況下，較低導磁率的磁芯配合較多匝數、與較高導磁率的磁芯配合較少匝數的飽和電感初始電感相當，緩沖效果大致相當。
這意味著直接采用1 匝的穿心電感總是可能的，因為任何多匝的電感總可以找到更高導磁率的磁芯配合1 匝等效之。這還意味著磁芯最高導磁率受到限制，如果一個適合的磁芯配合1 匝的飽和電感，將沒有使用更高導磁率的磁芯配合更少匝數的可能。
●磁芯體積等效特性
在其他條件相同情況下，相同體積的磁芯的飽和電感緩沖效果大致相當。既然如此，磁芯可以按照最有利于散熱的磁路進行設計。比如細長的管狀磁芯比環狀磁芯、多個小磁芯比集中一個大磁芯、穿心電感比多匝電感顯然具有更大的散熱表面積。
●組合特性
有時候，單一材質的磁芯并不能達到工程上需要的緩沖效果，采用多種材質的磁芯相互配合或許才能能夠滿足工程需要。
無源無損緩沖吸收
●如果緩沖電感本身是無損的（非飽和電感），而其電感儲能又是經過無損吸收的方式處理的，即構成無源無損緩沖吸收電路，實際上這也是無源軟開關電路。
●緩沖電感的存在延遲和削弱的開通沖擊電流，實現了一定程度的軟開通。
●無損吸收電路的存在延遲和降低了關斷電壓的dv/dt，實現了一定程度的軟關斷。
●實現無源軟開關的條件與無損吸收大致相同。并不是所有拓撲都能夠搭建出一個無源軟開關電路。因此除了經典的電路外，很多無源軟開關電路都是被專利的熱門。
●無源無損軟開關電路效率明顯高于其他緩沖吸收方式，與有源軟開關電路效率相差無幾。因此只要能夠實現無源軟開關的電路，可不必采用有源軟開關。
濾波緩沖
●電路中的電解電容一般具有較大的ESR（典型值是百毫歐姆數量級），這引起兩方面問題：一是濾波效果大打折扣；二是紋波電流在ESR上產生較大損耗，這不僅降低效率，而且由于電解電容發熱直接導致的可靠性和壽命問題。
●一般方法是在電解電容上并聯高頻無損電容，而事實上，這一方法并不能使上述問題獲得根本的改變，這是由于高頻無損電容在開關電源常用頻率范圍內仍然存在較大的阻抗的緣故。
●提出的辦法是：用電感將電解和CBB分開，CBB位于高頻紋波電流側，電解位于直流（工頻）側，各自承擔對應的濾波任務。
●設計原則：Π形濾波網絡的諧振頻率Fn應該錯開PWM頻率Fp?？扇p=（1.5～２）Fn 。
●這一設計思想可以延伸到直流母線濾波的雙向緩沖，或者其他有較大濾波應力的電路結構。
振鈴
振鈴的危害：
●MEI測試在振鈴頻率容易超標。
●振鈴將引起振鈴回路的損耗，造成器件發熱和降低效率。
●振鈴電壓幅度超過臨界值將引起振鈴電流，破環電路正常工況，效率大幅度降低。
振鈴的成因：
●振鈴多半是由結電容和某個等效電感的諧振產生的。對于一個特定頻率的振鈴，總可以找到原因。電容和電感可以確定一個頻率，而頻率可以觀察獲得。電容多半是某個器件的結電容，電感則可能是漏感。
●振鈴最容易在無損（無電阻的）回路發生。比如：副邊二極管結電容與副邊漏感的諧振、雜散電感與器件結電容的諧振、吸收回路電感與器件結電容的諧振等等。
振鈴的抑制：
●磁珠吸收，只要磁珠在振鈴頻率表現為電阻，即可大幅度吸收振鈴能量，但是不恰當的磁珠也可能增加振鈴。
●RC 吸收，其中C可與振鈴（結）電容大致相當，R 按RC吸收原則選取。
●改變諧振頻率，比如：只要將振鈴頻率降低到PWM頻率相近，即可消除PWM上的振鈴。
●特別地，輸入輸出濾波回路設計不當也可能產生諧振，也需要調整諧振頻率或者其他措施予以規避。
吸收緩沖能量再利用：
RCD吸收能量回收電路
●只要將吸收電路的正程和逆程回路分開，形成相對0 電位的正負電流通道，就能夠獲得正負電壓輸出。其設計要點為：
●RCD吸收電路參數應主要滿足主電路吸收需要，不建議采用增加吸收功率的方式增加直流輸出功率。輸出電流由L1、R1控制。逆程回路的阻抗同樣應滿足吸收回路逆程時間的需要，調整L1、R1的大小可控制輸出功率大小，當R1減少到0時，該電路達到最大可能輸出電流和最大輸出功率。
●輸出電壓基本上可由齊納門檻電壓任意設定，需注意齊納二極管的功率匹配。
RCD鉗位能量回收電路
RCD鉗位吸收回收電路輸出電壓與鉗位電壓有關，可控制范圍有限。如果回收電源負載不能確定，需要確保在任意負載狀態下吸收狀態不變，不影響主電路。
注意回收電路的接地，避免成為共模干擾源。
審核編輯：劉清
工商網監
評論