電路設計寶典：淺談555電路設計

　　555定時器是一種模擬和數字功能相結合的中規模集成器件。一般用雙極型（TTL）工藝制作的稱為555，用互補金屬氧化物（CMOS）工藝制作的稱為7555，除單定時器外，還有對應的雙定時器556/7556。555定時器的電源電壓范圍寬，可在4.5V~16V工作，7555可在3~18V工作，輸出驅動電流約為200mA，因而其輸出可與TTL、CMOS或者模擬電路電平兼容。1972年，美國Signetics公司研制555定時器用于取代機械式定時器的中規模集成電路，因輸入端設計有三個5kΩ的電阻而得名。

　　一、基本原理

　　555時基電路的工作過程如下：當2腳，即比較器A2的反相輸入端加進電位低于?VDD的觸發信號時，則VT9、VTll導通，給雙穩態觸發器中的VTl4提供一偏流，使VTl4飽和導通，它的飽和壓降Vces箝制VTl5的基極處于低電平，使VTl5截止，VTl7飽和，從而使VTl8截止，VTl9導通，VT20完全飽和導通，VT21截止。因此，輸出端3腳輸出高電平。此時，不管6端（閾值電壓）為何種電平，由于雙穩態觸發器（VTl4-VTl7）中的4．7kΩ電阻的正反饋作用（VTl5的基極電流是通過該電阻提供的），3腳輸出高電平狀態一直保持到6腳出現高于?VDD的電平為止。當觸發信號消失后，即比較器A2反相輸入端2腳的電位高于?VDD，則VT9、VTll截止，VTl4因無偏流而截止，此時若6腳無觸發輸入，則VTl7的Vces飽和壓降通過4.7kΩ電阻維持VTl3截止，使VTl7飽和穩態不變，故輸出端3腳仍維持高電平。同時，VTl8的截止使VT6也截止。當觸發信號加到6腳時，且電位高于?VDD時，則VTl、VT2、VT3皆導通。此時，若2腳無外加觸發信號使VT9、VTl4截止，則VT3的集電極電流供給VTl5偏流，使該級飽和導通，導致VTl7截止，進而VTl8導通，VTl9、VT2。都截止，VT21飽和導通，故3腳輸出低電平。當6腳的觸發信號消失后，即該腳電位降至低于?VDD時，則VTl、VT2、VT3皆截止，使VTl5得不到偏流。此時，若2腳仍無觸發信號，則VTl5通過4.7kΩ電阻得到偏流，使VTl5維持飽和導通，VTl7截止的穩態，使3腳輸出端維持在低電平狀態。同時，VTl8的導通，使放電級VT6飽和導通。通過上面兩種狀態的分析，可以發現：只要2腳的電位低于?VDD，即有觸發信號加入時，必使輸出端3腳為高電平；而當6腳的電位高于?VDD時，即有觸發信號加進時，且同時2腳的電位高于?VDD時，才能使輸出端3腳有低電平輸出。4腳為復位端。當在該腳加有觸發信號，即其電位低于導通的飽和壓降0.3V時，VT8導通，其發射極電位低于lV，因有D3接入，VTl7為截止狀態，VTl8、VT21飽和導通，輸出端3腳為低電平。此時，不管2腳、6腳為何電位，均不能改變這種狀態。因VT8的發射極通過D3及VTl7的發射極到地，故VT8的發射極電位任何情況下不會比1.4V電壓高。因此，當復位端4腳電位高于1.4V時，VT8處于反偏狀態而不起作用，也就是說，此時輸出端3腳的電平只取決于2腳、6腳的電位。