什么是CSP封裝,CSP封裝量產測試的問題及解決方案研究

　　CSP封裝在日益普及的今天，其量產測試中存在的問題也將逐漸顯現，其解決辦法也多種多樣，本文僅對目前測試的主要問題提出一種較為經濟的解決方案，此方案經過實際量產測試驗證，并取得良好效果，同時也可以應用于其它測試場合，具有比較普遍的實用價值和參考價值。

　　在當前下游整機廠家對IC封裝尺寸及性能的要求日益提高的情況下，無疑，目前的CSP封裝以其超小的封裝尺寸、優良的散熱性能以及較高的性價比，當為眾多消費類芯片的封裝首選，但是，采用CSP封裝，尤其是目前的無鉛封裝，給產品的量產測試帶來了一定的技術難題，本文就CSP封裝量產測試的基本方法、測試中存在的問題以及簡單經濟的解決辦法稍做闡述，并舉以實例，希望能夠對一些正在尋求CSP測試解決方案的工程師能有一些幫助。

　　1、CSP封裝簡介

　　CSP封裝，即Chip Scale Package，芯片級封裝；也稱Chip Size Package，芯片尺寸封裝，如圖為一9腳的CSP封裝的芯片，是最近幾年才發展起來的新型集成電路封裝技術。應用CSP技術封裝的產品封裝密度高，性能好，體積小，重量輕，與表面安裝技術兼容，因此它的發展速度相當快，現已成為集成電路重要的封裝技術之一。目前已開發出多種類型的CSP，品種多達100多種；另外，CSP產品的市場也是很大的，并且還在不斷擴大，與其相關的測試也在迅速發展。

　　2、CSP封裝量產測試的基本方法

　　CSP封裝的芯片測試，由于其封裝較小，采用普通的機械手測試無法實現，目前主要采用類似晶圓測試的方法，在芯片完成置球封裝后，先不做劃片，而直接用探針卡進行測試，測試完成后，再實行劃片、分選和包裝。測試時探針卡固定在探針臺上，探針直接扎在CSP封裝的錫球上以實現電氣連接，然后測試機通過導線施加電壓或波形等激勵進行測試芯片的相關電氣參數，以目前CSP封裝應用較多的消費類芯片手機音頻功放為例，作詳細說明以便大家理解，其功能框圖如下：

　　主要測試參數如下：

　　以上測試參數中主要分直流參數和交流參數，直流參數就是加上相應電壓等待穩定后，測量相應管腳的電壓、電流即可，相對比較簡單，在此不多做說明，對于交流參數VOP-P、THD、PO來說，具體測試方法為：Shutdown = VDD=3.6V，從IN-（IN+端通過40k的電阻接地）端通過40k的電阻輸入峰－峰值為VSINP-P=2Vp-p，頻率為1KHz的正弦信號。待芯片穩定工作后，差分測量VO+、VO-兩端的電壓波形幅度值，即可得到波形幅值的峰－峰值VOP-P然后作快速傅立葉變換計算THD。測量PO時只需改變輸入正弦信號的幅度為2Vrms，之后測量輸出電壓有效值U，并通過公式PO=U*U/RL（RL=8.2 Ohm）計算功率大小。針對以上測試參數可選用中低端測試機，如Eagle、ASL1000、V50等均可滿足測試需求。

　　3、CSP封裝量產測試中存在的問題

　　如前所述，CSP封裝芯片的量產測試采用類似晶圓測試的方法進行，但是兩者的區別在于：晶圓的測試，探針是扎在管芯的PAD（通常情況下為鋁金屬）上，而CSP封裝的測試，探針是扎到CSP封裝的錫球上。問題由此產生，在晶圓測試中鋁質的PAD對探針污染很小，測試過程中不需要經常對探針進行清潔（一般測試幾百上千顆進行在線清針一次即可），而CSP封裝的錫球對探針污染非常嚴重，特別是在空氣中放置一段時間后，加重了錫球的氧化，對探針的污染就更為嚴重，另外流過探針的電流大小也會直接影響探針和錫球之間的電氣接觸。這樣對探針的抗粘粘度及抗氧化能力要求很高，對于一般的探針，測試幾十顆就需要對其進行清潔，否則隨著沾污越來越嚴重，會造成探針與錫球之間的接觸電阻大到2歐姆以上（一般情況下在0.5歐姆以下），從而嚴重影響測試結果。

　　對于本文所舉實例而言，在負載電阻僅為8.2歐姆的情況下，這樣測試得到的VOP-P及PO值僅為真實值的8.2/（8.2+2+2），既0.672倍左右，從而導致測試的嚴重失效，同時也會影響到THD測試值。所以在測試過程中需要對探針進行不斷的清潔動作，這樣在不斷的清針過程中，既浪費了測試的時間又加速了探針的老化，導致針卡壽命急劇縮短，同樣也會造成測試的誤判，需要通過多次的復測才能達到比較可信的測試良率。

　　在此針對接觸電阻稍作說明：

　　在實際生產測試中，探針的接觸電阻在很大程度上取決于PAD的材料、清洗的次數、以及探針的狀況。就探針而言，目前主要有鎢針和鎢錸針兩種，其中鎢錸合金的探針接觸電阻比鎢稍高，抗疲勞性相似。但是，由于鎢錸合金的晶格結構比鎢更加緊密，其探針頂端的平面更加光滑。因此，這些探針頂端被污染的可能性更小，更容易清潔，其接觸電阻也比鎢更加穩定。所以一般的探針材料均選用鎢錸合金。

　　另外影響接觸電阻的關鍵參數為觸點壓力，觸點壓力的定義為探針頂端施加到接觸區域的壓力，頂端壓力主要由探針臺的驅動器件控制，額外的Z運動（垂直行程）會令其直線上升，一般情況下，接觸電阻會隨著壓力的增大，探針從開始接觸PAD并逐漸深入PAD氧化物，并接觸到PAD金屬的亞表層而減小，但當壓力達到一定的程度后，接觸電阻就接本保持不變，此時再增加觸點壓力會損傷PAD或者芯片內部結構，而導致芯片直接失效。因此，在正常的生產過程中，觸點壓力的大小有比較嚴格的控制的，一般表現為探針臺設置的OVER DRIVER大小。

　　4、CSP封裝量產測試問題的解決

　　由以上分析可知，問題的關鍵在于探針與錫球的接觸電阻過大，那么如何才能減小接觸電阻或者消除接觸電阻的影響呢？通常，工程師們會從探針的角度出發，尋找一種抗沾污能力較強的探針，就目前來講，這種材料的探針也確實存在，但費用極其昂貴，用其測試低附加值的消費類產品得不償失；另外一種方法就是采用類似成品量產測試中使用的socket（測試座），這種socket是用貴金屬金特殊加工的彈簧針來實現電氣接觸，從實際的應用的結果來說，效果相對較好，但其價格為普通探針卡的4到5倍，且壽命比一般的針卡短，因此這種方法也只能作為過度所用。

　　本文所提到的即經濟又簡單的方法為：借助kelvin的接觸方式（或稱四線測試方式）來消除接觸電阻的影響，所謂Kelvin接觸；既對于每個測試點都有一條激勵線F 和一條檢測線S，二者嚴格分開，各自構成獨立回路；同時要求S 線必須接到一個有極高輸入阻抗的測試回路上，使流過檢測線S 的電流極小，近似為零，這樣在S線上就不會有電壓損失，檢測出來的電壓最為準確。針對本文實例具體做法也非常簡單，只需要在VO+及VO-端在原來的基礎上多加上一根探針作為測量用，讓電流只從另外一根探針上流過，這樣從這根測試用探針測試出來的電壓值就是很準確的輸出電壓值了，具體可參考下圖：

　　圖中r1、r2、r3、r4為接觸電阻，上圖為采用一根探針時的測量點位置，下圖為采用兩根探針時的測量點位置，雖然在下圖中測量點仍然存在接觸電阻，但此時流過接觸電阻上的電流非常小，所產生的壓降幾乎可以忽略不計，所以測試的輸出電壓更為準確。實踐證明這種方案大大提高了測試準確度和測試效率，已經在不同的產品類別中展開應用。

　　細心的讀者可能會發現本文所舉的實例比較特殊，因為功放的反饋電阻，即Rf1、Rf2，是集成在芯片內部的，但如果反饋電阻不在芯片內部，而是作為外圍元件，那么之前所提到的接觸電阻將不會影響輸出電壓波形幅度的測試，也就沒有必要使用兩根探針，至于具體原因，讀者可自行分析。另外讀者可能還會考慮另外一個問題：錫球的大小能否允許同時扎兩根探針？對于目前大多數CSP封裝的錫球而言，其直徑基本在260um左右，間距在500um左右，對于這樣大小及間距的情況下，同時扎兩根探針是沒有問題的。另外也沒有必要每個錫球上都扎兩根針，而僅僅是在對接觸電阻比較敏感的錫球采用此種方式即可，這樣也不至于過多的使用探針而導致成本的提高。

　　本文所提到的CSP的雙針解決方案同樣可以應用于晶圓測試中，但有一個條件必須滿足：那就是PAD的尺寸大小允許同時扎上兩根探針，這需要在設計的時候就要考慮，也就是人們比較熟悉的DFT（design for test）了。 科學技術的研究貴在舉一反三，同一種技術可以解決不同的問題，對于本文的方案也并不是一種創新的方案，只是借用了前人所提到的kelvin接觸方式而已。另外在此順便說一句：當你在測試調試中，測試的結果始終沒有達到你的理想時，你要考慮一下測試原理圖中不存在的，但在實際的硬件電路中又的的確確存在的東西，那就是電路中寄生的電阻、電容、電感等無形元件，本文實例中影響測試結果的只是寄生的電阻，但在其他的項目中影響結果的可能就是這幾種的組合，這時就需要你扎實的電路基礎來分析了。