用于存儲器的鐵電體介紹

隨著芯片制造商尋找維持驅動電流的新方法，鐵電體(Ferroelectric)重新獲得關注。

鐵電材料可以提供非易失性存儲器，在DRAM和flash之間填補重要的功能空缺。事實上，用于存儲器的鐵電體和用于晶體管的2D通道是最近IEEE電子設備會議的兩個亮點。

鐵電體很有趣，因為它們有一個內置的電子偶極子。偶極子產生了一個殘極，不是P+就是P-。應用強電場Ec改變極化方向，在電場被移除后，狀態仍然存在(見圖1)。鐵電存儲器依靠這種效應實現非易失性數據存儲。

鐵電晶體管要復雜一些。他們從鐵電層(FE)與傳統電介質(DE)串聯組裝柵極電容器。切換FE的極化降低其電荷，導致柵極附近DE的電荷相應增加。

相對于傳統的MOSFET，這種所謂的“負電容”效應導致電流相對于柵極電壓更快地增加，減少晶體管的亞閾值擺動。

亞閾值擺動(SS)是衡量晶體管開關從開到關的陡度指標。隨著晶體管的尺寸縮小，維持Ion和Ioff之間的適當比例變得更加困難。更尖銳的開/關過渡可以降低漏電流，但是傳統器件中的SS受到約60mV/decade的玻爾茲曼極限約束。

FeFET被認為是這個問題的潛在解決方案。相對于更激進的器件結構，如tunneling FETs，鐵電晶體管非常類似于傳統的MOSFET。從2011年氧化鉿鋯(HZO)電容器中鐵電行為的演示可以看出，鐵電材料與現有工藝是兼容的。

什么是負電容?

負電容背后的器件物理特性目前還沒完全搞清楚。自從負電容效應首次被提出以來，研究人員一直在爭論它的確切性質。這僅僅是一個短暫的開關效應，還是潛在穩定的第三偏振態的證據?

負電容是一種潛在穩定狀態的論點基于朗道對相變附近行為的分析，如圖2所示。在穩定的P+和P-狀態之間，這個論點認為，有一個“中性”配置，可以通過與傳統電介質的相互作用來維持?？刂凭w管中的負電容效應需要FE和DE層之間的精確匹配。

根據imec鐵電體項目主管Jan Van Houdt的說法，這種分析的問題在于P+和P-態之間的轉變對應于鐵電單元中離子的物理運動?；瘜W鍵斷裂并重新形成，兩者之間沒有穩定的中間狀態。

此外，圖2是從平衡條件下的穩態行為的Landau-Devonshire模型推導出來的。用平衡模型來描述開關行為本身就是有問題的。

相反，關于開關動力學的討論需要考慮作用在材料上的力。在沒有外場的情況下，每個鐵電單元都是一個電子偶極子，周圍環繞著其他偶極子。在單晶中，最低能態是所有偶極子都朝同一方向排列。

在HZO沉積在HfO2或硅上，更可能的結果是多晶材料，具有晶界和一些隨機的晶體取向。一個顆粒的P+方向可能與相鄰顆粒的P+方向不對齊。根據沉積條件的不同，甚至可能存在根本不具有鐵電性的晶體。材料的凈極化是P+域和P-域的和。

當施加電場時，偶極子開始與電場對齊。單個偶極子的開關是非?？斓摹阎淖羁斓碾娮娱_關機制之一——但在一個多晶、隨機取向的薄膜中，并不能實現同時開關。將凈極化從P+移到P-或反之，需要一個有限的時間周期。

優化亞閾值擺動

開關時，極化的變化導致材料凈電容的變化，保持恒定電壓需要從外部源流入電荷。北京大學的王慧敏及其同事解釋說，當極化變化率大于電容變化率時，就會發生負電容行為。

他們在獨立的FE電容器中觀察到這種效應，表明DE層的存在并不是這種效應的基礎。然而，當鐵電體與傳統電介質串聯時，兩者之間的相互作用將決定器件的整體靜電性能。

即使沒有持久的負電容狀態，也有可能出現負微分電容。根據柵極電壓的掃描速率，凈電容可能急劇增加，然后隨著柵極電壓“趕上”并達到Vth而下降。如圖3所示，部分曲線的電容變化為負。

然而，實際的器件面臨著亞閾值擺動和磁滯的沖突。正如北京大學的研究小組解釋的那樣，更陡的SS需要更快速的極化變化。磁滯為鐵電(VFE)正反向開關的電壓差，加快極化變化會增加VFE，反之亦然。也就是說，不可能同時優化磁滯和亞閾值擺動。

因此，鐵電行為是否與商業器件相關仍然是一個懸而未決的問題。

總結

對于內存來說，快速、持久的切換使FeRAM成為閃存和DRAM之間的重要利基。不過，對于晶體管來說，答案就不那么明確了。后續我們將討論鐵電體在先進通道器件中可能發揮的作用。

審核編輯：劉清