<acronym id="s8ci2"><small id="s8ci2"></small></acronym>
<rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
<acronym id="s8ci2"></acronym>
<acronym id="s8ci2"><center id="s8ci2"></center></acronym>

您好,歡迎來電子發燒友網! ,新用戶?[免費注冊]

您的位置:電子發燒友網>電子元器件>晶振>

無源晶振的結構和參數特性

2023年09月25日 17:28 光影流年小時光 作者:墨荷~ 用戶評論(0

1.晶振的類型

通常在電路設計當中,晶振都當作數字電路中的心臟部分,數字電路的所有工作都離不開時鐘信號,而恰好晶振便是直接控制整個系統正常啟動的那個關鍵按鈕,一般來說有數字電路設計的地方就可以看到晶振。

晶振的類型也分多種:有源晶振,無源晶振,恒溫型,溫度補償型,電壓控制型,還有一種叫差分晶振。

圖片

2、無源晶振結構

無源晶振是在石英晶片的兩端鍍上電極而成,其兩管腳是無極性的。無源晶振自身無法震蕩,從本質上來說它是一個石英晶體元件,是一個被切割和加工成特定形狀和尺寸的石英晶體片。在工作時需要搭配外圍電路。在一定條件下,石英晶片會產生壓電效應:晶片兩端的電場與機械形變會互相轉化。當外加交變電壓的頻率與晶片的固有頻率相等時,晶體產生的振動和電場強度最大,這稱為壓電諧振,類似LC回路的諧振。無源晶振的頻率范圍在幾kHz到幾十MHz之間**,但特定的應用可能會要求更高或更低的頻率。

圖片

石英晶體振蕩器由高質量因素Q的石英晶體諧振器和振蕩電路組成。振蕩器的性能由晶體的質量因數、切割方向、晶體振子的結構和電路形式決定。國際電工委員會(IEC)石英晶體振蕩器分為四類:普通晶體振蕩器(SPXO),晶體振蕩電壓控制(VCXO),溫度補償晶體振蕩(TCXO),恒溫控制晶體振蕩(OCXO)。

目前,數字補償晶體振蕩也在發展(DCXO)混合型VOCXO振蕩等。雖然由于石英晶體Q值高,晶體振動輸出的穩定性和準確性高,但由于晶體振動內部組件參數隨運行時間、電源、負載、溫度等參數的變化而不穩定。任何晶體振動,頻率不穩定是絕對的,但程度不同。晶體振動的輸出頻率隨時間變化。頻率不穩定有三個因素:老化、漂移和短穩定。短穩定性能會影響接收機的接收靈敏度和選擇性、高速數字通信系統、測試靈敏度等,對高速信號的質量起著決定性的作用。

3. 無源晶振的參數特性:

一般而言我們知道最多的就是晶振的負載電容,這個 負載電容其實是管腳的總體等效電容,因此在PCB設計時尤其要注意寄生電容的大小。但是還有一些其他重要的參數需要注意:

a. 標稱頻率:即設計的標準振蕩頻率。

b. 溫度頻差:工作頻率相對基準溫度25度時頻率的偏差。

c. 老化率:工作頻率隨時間的變化范圍。

d. 啟動時間:上電開始到晶振達到工作頻率的時間。

晶體模型及理論計算

圖片

C0并聯電容:兩個電極間形成的電容。Lm動態等效電感:代表機型振動的慣性。Cm動態等效電容:代表晶振的彈性。Rm動態等效電阻:代表電路的損耗。

晶振的阻抗表達式如下(假設Rm可以忽略不記)

圖片下圖說明了晶振的阻抗與頻率的關系

圖片

晶體參數

圖片

(1)晶振負載電容定義

晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容,是晶振要正常震蕩所需要的電容。如果從石英晶體插腳兩端向振蕩電路方向看進去的全部有效電容為該振蕩電路加給石英晶體的負載電容。石英晶體的負載電容的定義如下式:

圖片

其中:

CS為晶體兩個管腳之間的寄生電容(又名晶振靜態電容或Shunt Cap),在晶體的規格書上可以找到具體值,一般0.2pF~8pF不等。某32.768KHz的電氣參數,其寄生電容典型值是0.8pF。

CG指的是晶體振蕩電路輸入管腳到GND的總電容,其容值為以下三個部分的和。晶體布線時都會要求晶體盡量靠近振蕩電路,減小CPCB。

需加外晶振主芯片管腳芯到GND的寄生電容 Ci

晶體震蕩電路PCB走線到到GND的寄生電容CPCB

電路上外增加的并聯到GND的外匹配電容 CL1

CD指的是晶體振蕩電路輸入管腳到GND的總電容。容值為以下三個部分的和。

需加外晶振主芯片管腳芯到GND的寄生電容, Co

晶體震蕩電路PCB走線到到GND的寄生電容,CPCB

電路上外增加的并聯到GND的外匹配電容, CL2

圖1中標示出了CG,CD,CS的的組成部分。

圖片

(2)晶體負載電容和頻偏之間的關系

負載電容常用的標準值有12.5 pF,16 pF,20 pF,30pF,負載電容和諧振頻率之間的關系不是線性的,負載電容變小時,頻率偏差量變大;負載電容提高時,頻率偏差減小。

圖片

4. 設計考慮事項

a、 使晶振、外部電容器IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時,如果線路太長,會使它對 EMC、ESD 與串擾產生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。

圖片

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

( 發表人:湯梓紅 )

      發表評論

      用戶評論
      評價:好評中評差評

      發表評論,獲取積分! 請遵守相關規定!

      ?
      亚洲欧美日韩精品久久_久久精品AⅤ无码中文_日本中文字幕有码在线播放_亚洲视频高清不卡在线观看
      <acronym id="s8ci2"><small id="s8ci2"></small></acronym>
      <rt id="s8ci2"></rt><rt id="s8ci2"><optgroup id="s8ci2"></optgroup></rt>
      <acronym id="s8ci2"></acronym>
      <acronym id="s8ci2"><center id="s8ci2"></center></acronym>