幾乎所有使用MCU的產品，外圍電路都離不開晶振電路設計，大多數電子設計人員從入門開始都會接觸到晶振電路，但實際上，很少有人真正了解晶振電路是如何工作的，在晶振出現問題之前，多數人不會付出太多精力去關注振蕩器電路設計是否合理，通常等到產品量產，由于晶振而導致的大面積宕機現象時，才開始注意到晶振電路設計是否合理。
晶振的全稱叫：石英晶體振蕩器。是利用石英晶體的壓電效應廠商高精度振蕩頻率的一種電子元件。查看維基百科，對于這種神奇的材料具體的講解是：
晶體是指其中的原子、分子、或離子以規則、重復的模式朝各方向延伸的一種固體。晶體與幾乎所有的彈性物質都具有自然共振頻率，透過適當的傳感器可加以利用。共振頻率取決于晶體的尺寸、形狀、彈性、與物質內的音速。高頻用的晶體通常是切成簡單的形狀，如方形片狀。運用石英晶體上的電極對一顆被適當切割并安置的石英晶體施以電場時，晶體會產生變形。這就是逆壓電效應。當外加電場移除時，石英晶體會恢復原狀并發出電場，因而在電極上產生電壓。這樣的特性造成石英晶體在電路中的行為，類似于某種電感器、電容器、與電阻器所組合成的RLC電路。組合中的電感電容諧振頻率則反映了石英晶體的實體共振頻率。
石英晶體等效模型：
Cp：等效電路中與串聯臂并接的電容（譯注：也叫并電容，靜電電容，其值一般僅與晶振的尺寸有關）。
Ls：（動態等效電感）代表晶振機械振動的慣性。
Cs：（動態等效電容）代表晶振的彈性。
了解晶振電路的設計，首先你要熟悉Pierce（皮爾斯）振蕩器電路。該模型電路簡單，工作有效而且穩定，因此現今幾乎所有的晶振電路設計都采用這個模型。如下，該設計包含一個反相器、一個電阻、一個石英晶體、兩個小電容。石英晶體在此扮演高選擇度的濾波元件：
Inv：內部反相器器，作用等同于放大器。
Q：石英或陶瓷晶振。
Rf：內部反饋電阻（譯注：它的存在使反相器工作在線性區， 從而使其獲得增益，作用等同于放大器）。
RExt：外部限流電阻。
CL1和CL2：兩個外部負載電容。
Cs：由于PCB布線及連接等寄生效應引起的等效雜散電容（OSC_IN和OSC_OUT管腳上）
接下來，我們重點關注內部反饋電阻Rf、負載電容Cl、外部限流電阻Rext——
反饋電阻Rf
皮爾斯振蕩器中，連接晶振的芯片內部是一個線性的運算放大器，由于運算放大器的電壓增益非常大，范圍從數百到數萬倍不等，因此通常使用運算放大器會將輸出端與反向輸入端連接形成一個負反饋組態（即閉環放大器）。皮爾斯振蕩器中的反饋電阻Rf可以看成是反相器的偏壓電阻，可以令反相器工作在線性區域而不至于由于增益過大而工作在完全導通或截止的狀態。
大多數情況下，Rf是內嵌在芯片內部中，但不排除有些芯片的設計并未內嵌這個電阻，因此在這種情況下，你會看到有些晶振電路的外部并聯著一個電阻。不同頻率對應的反饋電阻參考值：
負載電容CL
負載電容指連接到晶振上的終端電容，該終端電容包括：外部電容CL1和CL2、印刷電路板上的雜散電容（Cs）。CL的值是晶振本身決定，供應商會在規格書中給出，當晶振外部等效電容等于負載電容CL時，無源晶振輸出的頻率準確。
CL=（CL1//CL2）+CS
即：CL=［（CL1xCL2）/（CL1+CL2）］+CS
需要注意的是：電容具有充放電的功能，電容容值越大，放電越慢，電容容值越小，放電越快。因此實際調試中，如果測得的實際頻率比理論值偏小，說明振蕩器振蕩頻率偏慢，電容的放電太慢，等效電容大于負載電容，需要降低外部的匹配電容
外部電阻Rext
在開始闡釋外部電阻之前，我們需要再了解兩個概念：振蕩器增益余量gain、驅動級別DL——
增益余量gain：表征振蕩電路的放大能力
驅動級別DL：表征晶振的驅動功耗
早在1988年， Eric Vittoz發表了晶振RLC動態等效電路的相關理論研究，基于前人的理論，反相器跨導gm必須大于gmcrit才能滿足起振條件，為保證可靠性，還必須滿足至少5倍的關系；即：gmargin = gm / gmcrit
其中，gmcrit = 4 x ESR x （2πF）2 x （C0 + CL）2，ESR、C0、CL都可以從晶振規格書中獲取，gm從芯片規格書中獲得；
?
驅動級別DL描述的是晶振的功耗，晶振的功耗必須限制在一定范圍內，否則石英晶體可能會由于過度機械振動而導致不能正常工作。
DL = ESR x I2，其中ESR為晶振的等效串聯電阻，I為流過晶振的電流的均方根有效值；
你必須讓DL值小于晶振規格書中限定的DL值，如果實際DL值較高，則需要Rext電阻對驅動功率進行限制。
對于I的測量需要電流探頭進行測量，而且由于驅動電流一般比較小，因此需要1mA/mV檔，實際操作中，你可能并沒有分辨率這么高的電流探頭，那么你可以通過觀測晶振引腳輸出波形的形狀進行確認，具體方法我們在下面講。
當你能耐心看到這里，對于晶振設計的基礎概念、計算已經都了解過，接下來，可以搬上我們終的晶振設計步驟：
步：增益余量的計算
gmcrit = 4 x ESR x （2πF）2 x （C0 + CL）2，ESR、C0、CL都可以從晶振規格書中獲取，gm從芯片規格書中獲得；gmargin = gm / gmcrit ，
若gmargin《5，說明這不是一個合格的晶振，你該去挑選一個更低ESR或CL值的晶振；
若gmargin》5，進行第二步；
第二步：外部負載電容計算
CL=（CL1//CL2）+CS
即：CL=［（CL1xCL2）/（CL1+CL2）］+CS
CL為晶振規格書給出的負載電容，CL1，CL2為所要計算的外部電容，CS為雜散電容（可粗略使用4pf進行計算）