ISE環境下基于Verilog代碼的仿真測試pdf下載
大?。?/span>311KB 人氣: 2018-02-24 需要積分:3
ISE 環境下基于 Verilog 代碼的仿真測試 在 Verilog 源代碼編寫完畢后,需要編寫測試平臺來驗證所設計的模塊是否 滿足要求。ISE 軟件提供了兩種測試平臺的建立方法,一種是使用 HDL Bencher 的圖形化波形編輯功能編寫,即波形圖仿真;另一種就是利用 HDL 語言,即代 碼仿真。由于后者功能更加強大,所以這里舉例介紹基于 Verilog 語言的測試平 臺建立方法。 本例為一個計數分頻時序電路,主要是將 10MHz 的時鐘頻率分頻為 500KHz 的時鐘,源代碼的編寫過程中需要定義一個計數器,以便準確獲得 1/20 分頻。
第一步:建立工程后,編寫如下源代碼:
module fenpin(RESET,F10M,F500K);
input F10M,RESET; output F500K;
reg F500K;
reg[7:0] j;
always@(posedge F10M)
if(!RESET)
begin F500K<=0;
j<=0;
end
else
begin if(j==19) begin j<=0; F500K<=~F500K;
非常好我支持^.^
(0) 0%
不好我反對
(0) 0%
下載地址
ISE環境下基于Verilog代碼的仿真測試pdf下載下載
相關電子資料下載
- GITEX Global 2023 | 華為HiSec智能安全加速演進,SASE安全解決方案中東區域首次發布 59
- 多核應用調試工具CodeViser介紹 90
- 虹科干貨 | Redis?Enterprise?自動分層技術:大數據集高性能解決方案 70
- Redis Enterprise自動分層技術:大數據集高性能解決方案 79
- 通過Splashtop Enterprise實現更高的效率 315
- ERS在ISES23發表精彩演講 118
- Dear Reality推出SPATIAL CONNECT for Wwise——XR音頻制作新高度 93
- JK觸發器與T觸發器的Verilog代碼實現和RTL電路實現 106
- 華為全聯接大會2023|華為HiSec智能安全全新升級,重磅發布HiSec SASE安全方案 249
- NVIDIA AI Enterprise 4.0 推出,助力企業構建生產就緒的生成式 AI 為業務賦能 163